Cell 插件用于开发B/S结构程序，使用Asp, Asp.net, Jsp, VbScript, JavaScript等语言开发，可以在浏览器中直接打印报表（非IE打印），带有国际化数字签名，让用户使用更方便，更安全。 · 具备Cell组件的所有特色功能，在浏览器中提供报表的显示和打印(非IE的打印) · 网络报表界面美观，大大改善了浏览器中报表的输出效果 · 带有国际化数字签名，让用户使用的更安全、更放心 · 可将报表文件另存为华表文件或者Excel文件，从而可以进行进一步加工 · 支持ASP、ASP.Net、JSP、VBScript、JavaScript等语言开发 在开发工具中将Cell插件引入至工程，然后将Cell插件拖至页面中即可开始报表设计。
上传时间： 2017-06-25
上传用户：13160677563
ASR M08-B设置软件 V3.2 arduino 2560+ASRM08-B测试程序 arduino UNO+ASRM08-B测试程序语音控制台灯电路图及C51源码(不带校验码) 继电器模块设置。 ASR M08-B是一款语音识别模块。首先对模块添加一些关键字，对着该模块说出关键字，串口会返回三位的数，如果是返回特定的三位数字，还会引起ASR M08-B的相关引脚电平的变化。【测试】①打开“ASR M08-B设置软件 V3.2.exe”。②选择“串口号”、“打开串口”、点选“十六进制显示”。③将USB转串口模块连接到语音识别模块上。接线方法如下：语音模块TXD --> USB模块RXD语音模块RXD --> USB模块TXD语音模块GND --> USB模块GND语音模块3V3 --> USB模块3V3（此端为3.3V电源供电端。）④将模块的开关拨到“A”端，最好再按一次上面的大按钮（按一次即可，为了确保模块工作在正确的模式）。⑤对着模块说“开灯”、“关灯”模块会返回“0B”、“0A”，表示正常(注意：0B对应返回值010，0B对应返回值010，返回是16进制显示的嘛，设置的时候是10进制设置的)。
标签： ASR M08-B
上传时间： 2022-07-06
上传用户：aben
21世纪大学新型参考教材系列 集成电路B 荒井
上传时间： 2013-04-15
上传用户：eeworm
家电维修(最基础的教程B)1-20.Torrent
上传时间： 2013-06-10
上传用户：eeworm
jk-b交通信号控制机原理图
上传时间： 2013-07-13
上传用户：eeworm
专辑类-实用电子技术专辑-385册-3.609G jk-b交通信号控制机原理图-1.3M.zip
上传时间： 2013-08-02
上传用户：zhf1234
专辑类-电子基础类专辑-153册-2.20G 21世纪大学新型参考教材系列-集成电路B-荒井-159页-2.8M.pdf
上传时间： 2013-05-16
上传用户：pkkkkp
三次B样条曲线源代码,C语言编写的三次B样条曲线源代码，希望大家喜欢。
标签：
上传时间： 2013-07-13
上传用户：chengli008
60年代初，国际上首次将B超诊断仪应用于临床诊断，40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展，目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容，研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点，可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手，在对超声诊断系统中的几个关键技术进行分析的基础上，重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外，采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计，编译下载至FPGA中，最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案，具有高速度、高精度、高集成度、便携的特点，为全数字化便携超声诊断设备的研制打下了基础。 @@关键词：超声诊断系统；FPGA；数字FIR滤波器；CORDIC算法；SPI总线
上传时间： 2013-07-07
上传用户：hxy200501
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
