1.6个数码管动态扫描显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹
1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟...
1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟...
用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。...
1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的...
硬件描述语言的例程,开发板上的例程,大家看看吧。...
硬件描述语言VHDL,对初学者很有帮助。...
硬件描述语言,非常全面,通俗易懂,板卡开放的必备书籍...
正交频分复用的硬件描述语言实现,atera环境...
本文是学习硬件描述语言verilog的必备经典....
用VHDL硬件描述语言完成秒表的设计,分6个模块...
一个基于硬件描述语言的uart核 该软核灵巧方便,占用资源小 波特率可调...