本文介绍一种基于PCI Express 总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成，重点阐述系统硬件设计的关键技术和本地总线的控制逻辑，详细探讨了基于DriverWorks 的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证，可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处理系统。关键词：PCI Express 总线 PCIE PEX8311 DMA 板卡驱动 随着空间科学和空间电子学技术的飞速发展，空间科学实验的种类和数量以及科学实验所产生的数据量不断增加。为了使地面接收处理系统能够实时处理和显示科学图像数据，必须要设计出新的地面数据接收处理系统，实现大量高速数据的正确接收采集、处理以及存储。为了满足地面系统的要求，并为以后的计算机系统升级提供更广阔的空间，本系统拟采用第三代I/O 互连技术PCI Express（简称PCI-E）作为本数据采集卡的进机总线形式。本文通过对PCI-E 总线专用接口芯片PLX 公司的PEX8311 性能分析，特别是对突发读、写和DMA读操作的时序研究，设计出本地总线的可编程控制逻辑，并详细讨论了整个PCI-E 高速数据采集卡的硬件设计方案，以及WDM 驱动程序和上层应用程序的设计方法。
上传时间： 2013-10-28
上传用户：tianyi996
介绍一个实现由IVR、TTS和ASR系统支持的CT技术系统，并介绍如何建立和测试基于CT技术的语音控制逻辑。
上传时间： 2015-11-01
上传用户：维子哥哥
EM卡的一些资料 读卡电路产生125KHZ并驱动感应线圈向幅射电磁波，当ID卡读卡天线的磁场范围内时，卡内的线圈接收电磁波的能量，卡内的电路对其整流、稳压后作为卡片系统工作电压，并从接收到的振幅调制脉冲调制出信息并送到内部控制逻辑，并将内部数据经由天线送出，读卡电路通过整形,放大,把收到的曼码送到单片机中进行解码。
上传时间： 2016-07-02
上传用户：netwolf
通过fastchip来实现LED硬件的连接，然后通过编写相应的C程序控制逻辑控制其发光或熄灭。
上传时间： 2016-08-01
上传用户：yuchunhai1990
无线鼠标传感器，可以详细了解此传感器的工作原理及控制逻辑。相当详细的一份资料，对初学SPI控制很有帮助。
上传时间： 2022-05-31
上传用户：
本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3高速缓存模块、eMMC阵列存储模块和与上位机通信的干兆网模块。在系统逻辑设计中重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。最后，依据设计方案，搭建了硬件测试平台。使用ChipScope，IBERT等对各个模块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统升级容易等特点，满足设计要求。本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域的应用奠定了基础。关键词：eMMC阵列，eMMC5.0，数据存储器，HS400
上传时间： 2022-06-19
上传用户：
广东工业大学硕士学位论文 (工学硕士) 基于FPGA的PCIE数据采集卡设计数据采集处理技术与传感器技术、信号处理技术和PC机技术共同构成检测 技术的基础，其中数据采集处理技术作为实现自动化检测的前提，在整个数字化 系统中处于尤为重要的地位。对于核磁共振这样复杂的系统设备，实现自动化测 试显得尤为必要，又因为核磁共振成像系统的特殊性，对数据的采集有特殊要求， 需要根据各种脉冲序列的不同要求设置采样点数和采样间隔，根据待采信号的不 同带宽来设置采样率，将系统成像的数据采集下来进行处理，最后重建图像和显 示。因此本文基于现有的采集技术开发专门应用于核磁共振成像的数据采集卡。 该采集卡从软件与硬件两个方面对基于FPGA的PCIE数据采集卡进行了研 究，并完成了实物设计。软件方面以FPGA为核心芯片完成数据采集卡的接口控 制以及数据处理。通过Altera的GXB IP核对数据进行捕捉，同时根据实际需要 设计了传输协议，由数据处理模块将捕捉到的数据通过CIC滤波器进行抽取滤 波，然后将信号存入DDR2 SDRAM存储芯片中。在传输接口设计上采用PCIE 总线接口的数据传输模式，并利用FPGA的IP核资源完成接口的逻辑控制。 硬件部分分为FPGA外围配置电路、DDR2接口电路、PCIE接口电路等模 块。该采集卡硬件系统由Flash对FPGA进行初始化，通过FPGA配置PCIE总 线，根据FPGA中PCIE通道引脚的要求进行布局布线。DDR2接口电路模块依 据DDR2芯片驱动和接收端的电平标准、端接方式确定DDR2与FPGA之间通 信的各信号走线。针对各个模块接口电路的特点分别进行眼图测试，分析了板卡 的通信质量，对整个原理图布局进行了设计优化。 通过测试，该数据采集卡实现了通过CPLD对FPGA进行加载，并在FPGA 内部实现了抽取滤波等高速数字信号处理，各种接IsI和控制逻辑以及通过大容量 的DDR2 SDRAM缓存各种数据处理结果正确。经系统成像，该采集卡采集下来 的数字信息可通过图像重建准确成像，为核磁共振成像系统的工程实现打下了良 好的成像基础。
上传时间： 2022-06-21
上传用户：fliang
DS1302包括时钟/日历寄存器和31字节（8位）的数据暂存寄存器，数据通信仅通过一条串行输入输出口。实时时钟/日历提供包括秒、分、时、日期、月份和年份信息。闰年可自行调整，可选择12小时制和24小时制，可以设置AM、PM。 主要工作原理图如Figure 1 所示：移位寄存器，控制逻辑，晶振，时钟和RAM。在进行任何数据传输时，必须被制高电平（注意虽然将它置为高电平，内部时钟还是在晶振作用下走时的，此时，允许外部读写数据），在每个SCLK上升沿时数据被输入，下降沿时数据被输出，一次只能读写一位，适度还是写需要通过串行输入控制指令来实现（也是一个字节），通过8个脉冲便可读取一个字节从而实现串行输入与输出。最初通过8个时钟周期载入控制字节到移位寄存器。如果控制指令选择的是单字节模式，连续的8个时钟脉冲可以进行8位数据的写和8位数据的读操作，SCLK时钟的上升沿时，数据被写入DS1302，SCLK脉冲的下降沿读出DS1302的数据。8个脉冲便可读写一个字节。在突发模式，通过连续的脉冲一次性读写完7个字节的时钟/日历寄存器（注意时钟/日历寄存器要读写完），也可以一次性读写8~328位RAM数据（可按实际情况读写一定数量的位，不必全部读写， 两者的区别）。
上传时间： 2022-06-24
上传用户：默默
电子水泵参考系统（EWP）内置用于无传感器BLDC的电机控制逻辑；内置用于驱动MOSFET的预驱。内置电机控制逻辑和预驱无传感器BLDC单片解决方案内置多重保护：过流、过温、高压、低压、堵转特性应用领域● 内置用于无传感器BLDC 的电机控制逻辑● 采用铜连接的低内阻的 MOSFET● 采用车载级主控MCU● PWM控制输入● 预留状态输出端口● 水泵、油泵、风机电子水泵参考系统（EWP）TB9061AFNG内置用于无传感器BLDC的电机控制逻辑；内置用于驱动MOSFET的预驱。
上传时间： 2022-07-22
上传用户：
本软件是一款MDI风格的串口调试工具，支持多个串口互调。本次发布的软件为免费版。在串口操作窗口，可以进行单条数据的收发调试。为了方便大量数据调试，软件还提供了可视数据调试功能，一个可视数据文件最多为16条数据，可以自己建立多个可视数据文件。可视数据文件发送必须有打开的串口，方能进行发送操作。本软件中的程序调试功能免费版不提供，本功能目前尚在开发中，将提供中国人风格的编程风格以及各种强大的扩充功能，以帮助开发者完成控制逻辑的测试与模拟控制的调试。 本版本仍为贝塔测试版本，欢迎广大用户提供宝贵的使用意见，我将竭力做好此软件，以为调试者做更高的服务。 本软件由MS VS2017编译，在WIN10操作系统下测试打包。言下之意是，本软件仅支持WIN10操作系统，对于其他操作系统不做保证。 [版本历史][版本历史] 1.0.0.0：纯净基本免费版，2019-2-14于21ic网站发布：http://dl.21ic.com/download/ycjcom-285907.html 1.1.0.0：广告免费版，2019-3-15于21ic网站发布：http://dl.21ic.com/download/ycjcom1-288678.html 1.1.0.1：广告植入测试移除版，2019-3-22于网友群临时提供测试使用。 1.2.0.0：广告位置重新安排版，2019-3-26于21ic网站发布。 http://dl.21ic.com/download/ycjcom1-290026.html 1.2.0.1：修改串口打开按钮只能打开9600波特率的错误，2019-3-27于21ic网站发布。 http://dl.21ic.com/download/ycjcom1-290128.html
上传时间： 2022-07-25
上传用户：zhaiyawei
