随着电子技术的不断发展，各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大，人机交互不友好，不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展，以ARM为核的处理器技术的应用领域不断扩大，相比较单片机而言，它的主频高、运算速度快，可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小，适合于功耗要求比较苛刻的地方，这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时，由于以ARM为核的处理器具有丰富的外设资源，这样就简化了外设电路及芯片的使用，降低了功耗并增强了产品的信赖性。另外，ARM芯片可以方便的移植操作系统，为多道脉冲幅度分析器多任务的管理和并行的处理，甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外，还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑，两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带；小型化除了要求采用微功耗的器件，还要求电路板的尺寸尽量的小且所用元件尽量的少，但小型化的同时必须保持系统的智能化，即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中，几乎所有的控制都可以用控制芯片来实现，如阈值设定、自动稳谱以及多道数据采集，在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效，可修改性强，支持多种体系结构的处理器等，使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛，从x86、MIPS、POWERPC到ARM，以及其他许多硬件体系结构。目前在世界范围内，ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场，ARM处理器及技术的应用几乎已经深入到各个领域，例如：工业控制，无线通讯，网络，消费类电子，成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines，先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统，以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路，中央处理器模块，显示模块，用户交互模块，存储模块，网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410，并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构，这样增加了系统可靠性，提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心，A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器)，在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒)，满足了系统最低转换时间≤5 μs的要求，并且控制简单，简化了外部接口电路。由于SD(Secure Digital Card，安全数码卡)卡存储容量大、携带方便、成本低等优点，所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包，为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display，液晶显示)屏作为人机交互的显示部分，并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分，这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输，系统设计中采用XML(Extensible Markup Language，可扩展标记语言)格式来组织传输的数据，通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程，来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。
上传时间： 2013-04-24
上传用户：tzl1975
8255内部包括三个并行数据输入/输出端口，两个工作方式控制电路，一个读/写控制逻辑电路和8位总线缓冲器。各部分功能概括如下： （1）端口A、B、CA口：是一个8位数据输
上传时间： 2013-05-21
上传用户：隐界最新
随着科学技术的不断发展，嵌入式系统得到了广泛的应用。在当今的工业控制领域，控制逻辑和功能变得越来越复杂，简单的嵌入式系统己经不能满足工业生产需求，而带有高性能处理器以及完整操作系统的嵌入式系统的引入将逐渐成为工业控制自动化发展的方向。 本文对用于工业供水设备测控的工业供水测控系统展开研究。首先，在ARM嵌入式最小系统的基础上建立通用的硬件平台，对平台的硬件结构进行设计，特别是对于关键的接口电路进行了比较深入的研究，针对供水设备测控的不同要求，集成了多种接口电路。其次，在实现嵌入式实时多任务操作系统μC／OS-Ⅱ在ARM上可移植的基础上，建立了测控系统的软件平台，对接口电路驱动程序进行模块化设计。最后，在研制出的测控平台上，加入了电力参数与传感器数据监测电路以及开关量输入/输出电路，特别是对工频交流信号有效值的测量进行了较深入的硬件设计以及软件算法研究，并对测控系统的无线通讯部分进行了设计。 在上述工作的基础上，开发出嵌入式无线工业供水测控系统样机。工业现场近半年来试运行的结果表明：该基于ARM的嵌入式无线工业供水测控系统设计合理，性能稳定可靠，达到了设计的要求。
上传时间： 2013-06-23
上传用户：giser
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容，也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务，充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计，总结出了较完整、规范化的设计流程和方法，介绍了从图像处理算法到可编程逻辑器件的规范化映射方法，总结了在视频系统中的高级设计技巧，包括并行流水线技术和循环结构的硬件实现方式等。 为了说明提出的设计方法，本文分析了基于自适应阈值的结构光条纹中心的方向模板快速检测算法的硬件实现。该算法是把自适应阈值法与可变方向模板法相结合，具有稳定性好、精度高、计算简单、数据存储量小、实现速度快的特点，此外，该方法有利于硬件快速实现。实践证明这种方法是实用的、有效的。 本文的重点在于研制了具有完全自主知识产权的实时可重构三维激光彩色信息获取系统中视频图像处理专用集成电路。该集成电路是实现系统快速算法的核心，使用现场可编程器FPGA器件EPlK50实现提取激光线、提取人头轮廓线和提取中心颜色线算法；该集成电路还要实现系统所需的控制逻辑。控制部分包括将视频采集输出端口信号转化为RGB真彩色信号的数据锁存模块、各FIFO缓存器的输入输出控制模块和系统需要的其它信号控制模块。提出提取轮廓线快速算法，即由FPGA处理器与主机交互式共同快速完成提取人头正侧影轮廓线算法。该专用集成电路研制是整个实时可重构三维激光彩色信息获取系统实现的关键。
标签：
上传时间： 2013-07-23
上传用户：lguotao
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP与FPGA相结合的系统方案：系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元，FPGA进行I/O控制，DSP完成导航计算。方案综合考虑了系统成本、计算速度、精度、体积等各方面的因素，并通过GPS、磁航向计等信息融合进一步提高导航精度。 数据采集是捷联惯导系统设计的关键，本文数据采集由信号调理、A/D转换和。FPGA等几部分组成。其中，FPGA是整个数据采集部分的核心，其主要功能包括：实现了ADC控制逻辑和时序生成；配置了FIFO寄存器，缓冲了ADC与DSP之间的转换数据；扩展了UART串口，以实现系统的外部信息接口。在完成电路设计的基础上，对各功能模块进行了全面的半实物仿真，验证了系统方案及各主要功能模块的可行性。 论文简述了惯性导航系统的应用背景及发展状况，介绍了捷联惯导系统的基本原理，设计了基于DSP/FPGA的捷联惯导系统方案，实现了系统各部分硬件电路以及FPGA功能模块，并通过搭建硬件验证平台和利用第三方仿真软件，对传感器的性能以及FPGA各功能模块进行了较全面的验证和仿真。结果表明：基于DSP/FPGA的捷联惯导系统能够满足应用的要求，并在小型化、低成本和高性能等方面有一定的优势。
上传时间： 2013-04-24
上传用户：1966640071
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
触摸开关电路也叫触摸式调光、开关控制电路，主要用于生活中白炽灯光的控制。它与一个主要由双向可控硅组成的外围电路一起对光源进行调光、开关的触摸式控制，并具有记忆功能。摆脱了传统的机械拨动开关、电位器调光的形式，是一种新颖的升级换代产品。电路由输入缓冲器、锁相环、控制逻辑、亮度记忆、相角指针、数字比较器和输出驱动器组成。其框图见图１
上传时间： 2013-11-11
上传用户：tiantwo
本书分三部分介绍在美国广泛应用的、高功能的M68HC11系列单片机(8位机 ，Motorola公司)。内容包括Ｍ６８HC１１的结构与其基本原理、开发工具EVB(性能评估板)以及开发和应用技术。本书在介绍单片机硬、软件的基础上，进一步介绍了在美国实验室内，如何应用PC机及EVB来进行开发工作。通过本书的介绍，读者可了解这种单片机的原理并学会开发和应用方法。本书可作为大专院校单片机及其实验的教材(本科、短训班)。亦可供开发、应用单片机的各专业(计算机、机电、化工、纺织、冶金、自控、航空、航海……)有关技术人员参考。 第一部分 M68HC11 结构与原理Motorola单片机 1 Motorla单片机 1.1 概述 1.1.1 Motorola 单片机发展概况(3) 1.1.2 Motorola 单片机结构特点(4) 1.2 M68HC11系列单片机(5) 1.2.1 M68HC11产品系列(５) 1.2.2 MC68HC11E9特性(６) 1.2.3 MC68HC11E9单片机引脚说明(８) 1.3 Motorola 32位单片机(１４) 1.3.1中央处理器(CPU32)(１５) 1.3.2 定时处理器(TPU)(１６) 1.3.3 串行队列模块(QSM)(１６) 1.3.4 系统集成模块 (SIM)(１６) 1.3.5 RAM(１７) 2 系统配置与工作方式 2.1 系统配置(１９) 2.1.1 配置寄存器CONFIG(１９) 2.1.2 CONFIG寄存器的编程与擦除(２０) 2?2 工作方式选择(２１) 2.3 M68HC11的工作方式(２３) 2.3.1 普通单片工作方式(２３) 2.3.2 普通扩展工作方式(２３) 2.3.3 特殊自举方式(２７) 2.3.4 特殊测试方式(２８) 3 中央处理器(CPU)与片上存储器 3.1 CPU寄存器(３１) 3?1?1 累加器A、B和双累加器D(３２) 3.1.2 变址寄存器X、Y(３２) 3.1.3 栈指针SP(３２) 3.1.4 程序计数器PC(３３) 3.1.5 条件码寄存器CCR(３３) 3.2 片上存储器(３４) 3.2.1 存储器分布(３４) 3.2.2 RAM和INIT寄存器(３５) 3.2.3 ROM(３７) 3.2.4 EEPROM(３７) 3.3 M68HC11 CPU的低功耗方式(３９) 3.3.1 WAIT方式(３９) 3.3.2 ＳＴＯP方式(４０) 4 复位和中断 4.1 复位(４１) 4.1.1 M68HC11的系统初始化条件(４１) 4.1.2 复位形式(４３) 4.2 中断(４８) 4.2.1 条件码寄存器CCR中的中断屏蔽位(４８) 4.2.2 中断优先级与中断矢量(４９) 4.2.3 非屏蔽中断(５２) 4.2.4 实时中断(５３) 4.2.5 中断处理过程(５６) 5 M68HC11指令系统 5.1 M68HC11寻址方式(５９) 5.1.1 立即寻址(IMM)(５９) 5.1.2 扩展寻址(EXT)(６０) 5.1.3 直接寻址(DIR)(６０) 5.1.4 变址寻址(INDX、INDY)(６１) 5.1.5 固有寻址(INH)(６２) 5.1.6 相对寻址(REL)(６２) 5.1.7 前置字节(６３) 5.2 M68HC11指令系统(６３) 5.2.1 累加器和存储器指令(６３) 5.2.2 栈和变址寄存器指令(６８) 5.2.3 条件码寄存器指令(６９) 5.2.4 程序控制指令(７０) 6 输入与输出 6.1 概述(７３) 6.2 并行I／O口(７４) 6.2.1 并行I／O寄存器(７４) 6.2.2 应答I／O子系统(７６) 6?3 串行通信接口SCI(８２) 6.3.1 基本特性(８３) 6.3.2 数据格式(８３) 6.3.3 SCI硬件结构(８４) 6.3.4 SCI寄存器(８６) 6.4 串行外围接口SPI(９２) 6.4.1 SPI特性(９２) 6.4.2 SPI引脚信号(９２) 6.4.3 SPI结构(９３) 6.4.4 SPI寄存器(９５) 6.4.5 SPI系统与外部设备进行串行数据传输(９９) 7 定时器系统与脉冲累加器 7.1 概述(１０５) 7.2 循环计数器(１０７) 7.2.1 时钟分频器(１０７) 7.2.2 计算机正常工作监视功能(１１０) 7.2.3 定时器标志的清除(１１０) 7.3 输入捕捉功能(１１１) 7.3.1 概述(１１１) 7.3.2 定时器输入捕捉锁存器(TIC1、TIC2、TIC3) 7.3.3 输入信号沿检测逻辑(１１３) 7.3.4 输入捕捉中断(１１３) 7.4 输出比较功能(１１４) 7.4.1 概述(１１４) 7.4.2 输出比较功能使用的寄存器(１１６) 7.4.3 输出比较示例(１１８) 7.5 脉冲累加器(１１９) 7.5.1 概述(１１９) 7.5.2 脉冲累加器控制和状态寄存器(１２１) 8 A／Ｄ转换系统 8.1 电荷重新分布技术与逐次逼近算法(１２５) 8.1.1 基本电路(１２５) 8.1.2 A／D转换逐次逼近算法原理(１３０) 8.2 M68HC11中Ａ／Ｄ转换的实现方法(１３１) 8.2.1 逐次逼近Ａ／Ｄ转换器(１３１) 8.2.2 控制寄存器(１３２) 8.2.3 系统控制逻辑(１３５)? 9 单片机的内部操作 9.1 用立即> 图书前言 美国Motorola公司从80年代中期开始推出的M68HC11系列单片机是当今功能最强、性能／价格比最好的八位单片微计算机之一。在美国，它已被广泛地应用于教学和各种工业控制系统中。? 该单片机有丰富的I／O功能，完善的系统保护功能和软件控制的节电工作方式 。它的指令系统与早期Motorola单片机MC6801等兼容，同时增加了91条新指令。其中包含16位乘法、除法运算指令等。 为便于用户开发和应用M68HC11单片机，Motorola公司提供了多种开发工具。M68HC11 EVB (Evaluation Board)性能评估板就是一种M68HC11系列单片机的廉价开发工具。它既可用来 调试用户程序，又可在仿真方式下运行。为方便用户，M68HC11 EVB可与IBM?PC连接 ，借助于交叉汇编、通信程序等软件，在IBM?PC上调试程序。? 本书分三部分(共15章)介绍了M68HC11的结构和基本原理、开发工具-EVB及开发应用实例等。第一部分（１～９章），介绍M68HC11的结构和基本原理。包括概述，系统配置与工作方式、CPU和存储器、复位和中断、指令系统、I／Ｏ、定时器系统和脉冲累加器、Ａ／Ｄ转换系统、单片机的内部操作等。第二部分(１０～１１章)，介绍M68HC11 EVB的原理和技术特性以及EVB的应用。第三部分(１２～１５章)，介绍M68HC11的开发与应用技术。包括基本的编程练习、应用程序设计、接口实验、接口设计及应用等。 读者通过学习本书，不仅可了解M68HC11的硬件、软件，而且可了解使用EVB开发和应用M68HC11单片机的方法。在本书的第三部分专门提供了一部分实验和应用程序。? 本书系作者张宁作为高级访问学者，应邀在美国马萨诸塞州洛厄尔大学(University of Massachusetts Lowell)工作期间完成的。全书由张宁执笔。在编著过程中，美国洛厄尔大学的R·代克曼教授?(Professor Robert J. Dirkman)多次与张宁一起讨论、研究，并提供部分资料及实验数据。参加编写和审校等工作的还有王云霞、孙晓芳、刘安鲁、张籍、来安德、张杨等同志。? 为将M68HC11系列单片机尽快介绍给我国，美国Motorola公司的Terrence M.S.Heng先生曾大力支持本书的编著和出版。在此表示衷心感谢。
上传时间： 2013-10-27
上传用户：rlgl123
