针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
上传时间： 2013-08-21
上传用户：sjw920325
本文是一稿讲述cpdl的说明文,对初学者来说是一篇很好的入门文件.
上传时间： 2013-08-21
上传用户：dudu121
FPGA RSIC CPU设计文档和源码是EDA中对CPU设计非常好用的程序
上传时间： 2013-08-21
上传用户：cppersonal
尽管频率合成技术已经经历了大半个世纪的发展史，但直到今天，人们对\\r\\n它的研究仍然在继续。现在，我们可以开发出输出频率高达IG的DDS系统，\\r\\n武汉理工大学硕士学位论文\\r\\n已能满足绝大多数频率源的要求，集成DDS产品的信噪比也可达到75dB以上，\\r\\n已达到锁相频率合成的一般水平。电子技术的发展己进入数字时代，模拟信号\\r\\n数字化的方法也是目前一个热门研究课题，高速AD、DA器件在通信、广播电\\r\\n视等领域的应用越来越广泛。本次设计完成了软件仿真和硬件实现，对设计原
上传时间： 2013-08-21
上传用户：asdkin
基于 MAXII 的CPLD 对mobil dram 的读写操作，内带源码和测试激励文件
上传时间： 2013-08-22
上传用户：luopoguixiong
基于 MAXII CPLD的对Compact_Flash的读写，擦出操作，内附测试激励文件
标签： Compact_Flash MAXII CPLD 读写
上传时间： 2013-08-22
上传用户：vodssv
基于MAXII CPLD的对1602字符型液晶进行读写操作，其中使用了一个CFI的IP核
上传时间： 2013-08-23
上传用户：yeling1919
针对超声波应用系统易受噪声干扰以及超声波信号的空间衰减现象影响, 从而要求\r\n超声波传感器工作在其最佳特性的特点, 论证了驱动脉冲信号的控制精度对传感器工作特\r\n性的影响, 给出了传感器驱动信号脉冲宽度与传感器频率之间的最佳关系式, 提出了采用复\r\n杂可编程逻辑器件(CPLD) 产生传感器驱动控制信号的方法, 将该方法应用于一超声波流\r\n量计测量系统中, 得到了比传统型单片机控制电路更好的控制精度和控制效果。
上传时间： 2013-08-23
上传用户：ippler8
这是一个关于晶震的一个verilog 源代码,希望对新手有用
上传时间： 2013-08-23
上传用户：大灰狼123456
这是我写的一个关于fpga verilog的程序希望有对初学着有帮助
上传时间： 2013-08-23
上传用户：gundamwzc
