基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)...
数字竞赛抢答器的制作,这个是试验报告版本的,有完整的流程图,试验电路连接图,还有原程序 大家有需要的就下巴...
8051单片机乘法抢答器: 开机后,按0#键,随机出题,看到题目后从键盘输入答案 答题正确,蜂鸣器响3声 * 继续出下一题,如果不知道答案则按0c键, 提示正确的答案...
用VHDL和verilog实现的四人抢答器...
用verilog hdl硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。...
并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其 中重点介绍了视频编码器和传输流系统复用器的设计和实现...
六路智能抢答器,用的是陵阳61板,开发环境。...
阿紫网络网络抢答器Ver1.0 我自己写的一个很不错的网络抢答器,并有记分功能,可在局域网内使用,程序没有任何限制!...
八路抢答器,通过数码管显示出,选手好码,程序带有仿真,很适合初学者学习。欢迎下载...