本程序有效的防止了按键的抖动，可以移植于各种需要按键防抖的程序，本程序是功能为按键防抖16进制减法计数器
上传时间： 2013-11-28
上传用户：plsee
本程序有效的防止了按键的抖动，可以移植于各种需要按键防抖的程序，本程序是功能为按键防抖16进制减法计数器
上传时间： 2017-09-04
上传用户：王楚楚
一种软件去除键盘抖动的方法。如果硬件环境不允许的话，该方法是一不错的选择
上传时间： 2013-12-20
上传用户：zukfu
旋转编码器抗抖动接口电路设计可减少编码开关在单片机使用过程的误差。。。
标签： 旋转编码器抗抖动接口电路设计
上传时间： 2016-04-03
上传用户：ls_mtq0511
有效消除按键抖动.适合感兴趣的人学习参考
标签： 按键抖动
上传时间： 2022-04-23
上传用户：1208020161
随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G，一些时钟信号上升/下降沿达到400ps左右，必然需要测量Serdes信号的眼图、抖动，在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数据SERDES信号：1. GE SERDES接口(SGMII接口标准)2. AIF SERDES接口(CPRI接口标准)3. IQ SERDES接口(类CPRI接口标准，自定义帧格式)4. 光口 SERDES接口(CPRI接口标准)对于SERDES信号，其信号电气特性由IEEE协议规定，在协议中会给出相应的眼图测试模板及抖动指标，部分芯片厂家会在DATASHEET中给出单独的眼图测试模板及抖动指标（一般会比协议要求的更宽松）。UBPG1单板上的SERDES接口按电气特性分有两种，一种是SGMII接口（用1000-BASE-CX模板，IEEE协议39节）；一种是CPRI接口（用XAUI模板，IEEE协议49节）。
上传时间： 2022-06-30
上传用户：
变频器在各行各业中的各种设备上迅速普及应用，已成为当今节电、改造传统工业、改善工艺流程、提高生产过程自动化水平、提高产品质量以及推动技术进步的主要手段之一，是国民经济和生活中普遍需要的新技术。但是现有变频器的调制算法尚存在一些缺点，如开关损耗大和共模电流大等，因此有必要研究和设计高性能调制算法的变频控制器。鉴于此，开展了以下工业变频器高性能调制算法为对象的研究内容： 在阐述了工业变频器系统的结构、调制算法、调速算法的基础上，结合数学模型，分析了共模电压产生的原理、共模电流其影响和危害，给出了共模电压和共模电流的关系。总结其他的抑制共模电压的方案基础上，提出一种新的共模电压抑制SVPWM；还阐述了死区产生的原因及其影响，以及死区补偿的原理并将上述两个调制算法利用MATLAB/SIMULINK软件对该系统给予了全面的仿真分析。 变频器硬件部分设计包括整流滤波电路、逆变器功率电路、上电保护电路、DSP控制系统及其外围电路、IGBT驱动及保护电路以及反激式开关电源，对于传感器检测滤波电路的具体电路参数设计，是在PSPICE上仿真基础上得出。并在考虑成本、EMC、效率等因素后考虑完成了所有硬件相关的原理图绘制和PCB绘制； 变频器软件部分设计包括主程序、键盘扫描程序、系统状态处理程序、PWM发送中断程序、电机启动函数、电压调整程序、AD采样中断程序以及故障保护中断程序。在实现一般SVPWM的基础上，根据之前理论和仿真得到的共模电压抑制SVPWM、以及死区补偿算法，将这两个对SVPWM进行改进的调制算法在硬件平台上实现。 在硬件电路完成设计的各个阶段，逐渐编制相应的控制程序，并进行调试，并完成整个程序的编制和调试。此外，还调试了系统所需的反激式开关电源。整个系统调试中遇到了很多问题，如键盘消除抖动问题、共模电压抑制SVPWM出现的直通现象等。最终完成了工业变频器样机，并且采用的是文章中研究的调制算法，效果良好，达到设计的目的； 提出了一种将有源功率因数校正(PFC)技术引用到串级调速中来提高定子侧功率因数的新方法。通过建立电动机折算到转子侧的等值电路，重点分析了有源PFC技术代替传统串级调速系统中的不控整流桥后，系统可以等效为转子串电阻调速。得到了等效串电阻的计算公式和变化趋势，对电动机功率因数、电磁转矩脉动也进行了分析，发现能够比传统串级调速时有所提升。鉴于电动机转子侧电势频率非常低，分析了有源PFC的具体实现的特殊考虑和参数选取方法，并基于对称平衡的Scott变压器和两个单相有源PFC电路实现了绕线电动机转子侧的三相有源低频PFC，得到超低纹波的直流输出电压。利用MATLAB建立了完整的仿真平台，所得结果验证了理论分析的正确性。
上传时间： 2013-07-09
上传用户：qq442012091
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
随着以计算机技术为核心的信息技术的迅速发展以及信息的爆炸式增长，人类获得的视觉信息很大一部分是从各种各样的电子显示器件上获得的。这对显示器件的要求也越来越高。在这些因素的驱动下，显示技术也取得了飞速的发展。使用FPGA/CPLD设计的液晶控制器具有很高的灵活性，可以根据不同的液晶类型、尺寸、使用场合，特别是不同的工业产品，做一些特殊的设计，以最小的代价满足系统的要求。而且可以解决通用的液晶显示控制器本身固有的一些缺点。 本文设计了一个采用FPGA设计的液晶显示控制器，主要解决以下内容：采用Cyclone芯片设计的液晶控制器；采用硬件描述语言进行的液晶显示控制器设计，重点介绍了如何通过特殊设计控制器与CPU协调的工作，驱动系统所需时序信号的产生，STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现，显示数据的缓冲、转化方法，使用FPGA设计的用于本系统的特殊SDRAM控制器，以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理，还有很重要的一点是各个模块之间的同步处理。这款液晶控制器在实际中的使用效果证明了本课题介绍的液晶控制器方案是一个非常可行的，具有广泛的通用性。 关键词：液晶控制器、SDRAM控制器、时序信号发生器、灰度显示、时间抖动算法
上传时间： 2013-04-24
上传用户：ryanxue
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
