目前，许多高校在机房管理上使用了IC 卡，其中少数机房是使用接触式IC卡，众所周知，接触式IC 卡在可靠性、易用性、安全性、高抗干扰性和工作距离方面不及非接触式IC 卡，因此很多接触式IC 卡基本已被非接触式IC 卡取代。 经过调研发现，使用IC 卡的机房管理系统的基本工作方式是每个机房中配置了1个IC 卡读写终端和1 台监控机。IC 卡读卡终端只是一个普通的读卡器，只负责读取卡内信息，并通过串口等通信方式将IC 卡信息传输给监控机，读卡终端本身没有信息存储功能，实际的计费管理完全是通过监控计算机控制，监控计算机向中心服务器端定时或实时传输刷卡信息。由于整个系统要占用一台微机，而且中间的信息传递、计费环节都要由它来完成，不仅浪费资源，而且也增加了安全隐患。在这种工作模式下，会出现一些问题和漏洞： 1) 可靠性不高由于读卡设备与监控计算机之间的信息传输只是暂时保存在监控计算机中，如果监控计算机遭到病毒袭击或者出现硬件故障，将出现无法挽回的后果。而且由于学生信息都保存在监控计算机中，因此存在着人为伪造、篡改和徇私舞弊行为的极大可能。 2) IC卡的特点未完全体现IC卡除了能标识身份外，还有电子钱包功能，能对其进行充值和扣款，但是上述方法基本上IC卡只用做标识身份，实际的每次扣款，都是由监控计算机和中心服务器来完成，基本与读卡设备无关。 3) 不方便学生上机和收费管理学生每次上机刷卡，都要由监控计算机连接中心服务器端，由中心服务器端读出学生信息，进行核对，而且对学生的扣款需要额外的计算机软件来进行计时和计费处理，显得比较繁琐。 鉴于以上问题，为提高机房管理效率，降低工作强度，并及时处理机房发生的故障，采用机房计费管理系统势在必行。如果能在读卡终端设备中完成计费的大部分功能，并且增加存储功能，这样就可以减少监控计算机的负担，甚至读卡终端设备可以直接与中心服务器通信，不仅能增加系统的可靠性和安全性而且还充分利用了IC 卡的功能，还降低了财务统计和计算带来的麻烦。 目前已经应用于机房管理的解决方案主要有3种方式，即:软硬件结合控制方式、帐号方式和门禁方式。鉴于设计要求，并且考虑到安全、可靠、简单等因素，如果在软硬件结合控制方式中，把更多的任务交由读卡终端，比如由读卡终端来存储数据、计费管理，同时如果读卡终端能实现TCP/IP 通信，那么监控计算机的任务就大大降低，甚至可以由读卡终端直接与中心服务器通信。就减少了一些不必要的麻烦和安全风险。本论文的设计就是基于这一点来进行的。 本系统要求数据传输稳定可靠，实时性要好，另外考虑到性价比等因素，综合考虑选择将μC/OS-II 操作系统移植到ARM7 上作为开发平台。在此平台基础上，考虑到TCP/IP协议栈的实现与要采用的硬件的性能以及实现的成本有关。从解决这一技术问题出发，结合本论文研究的应用对象，决定使用嵌入式操作系统，此种方案可以描述为嵌入式TCP/IP协议栈＋嵌入式操作系统＋微控制器。 本文介绍了一种基于ARM7的IC 卡机房管理终端的设计方案。该系统在ARM7的基础上实现了μC/OS-Ⅱ操作系统的移植和TCP/IP协议栈的嵌入，能够正确读写IC 卡信息，增加了SD 卡存储功能，完成计费操作，实现液晶显示功能，能够通过以太网或串口直接与服务器通信。 本文详细介绍了整个机房管理系统终端的硬软件设计，给出了嵌入式操作系统μC/OS-Ⅱ在ARM7 处理器上的详细移植过程，介绍了一种TCP/IP协议栈和基于套接字的编程方法，同时也提供了一种多卡操作的防冲突机制。 同目前大多数机房管理系统相比，该系统有如下特点： 1) 由于使用了嵌入式操作系统μC/OS-Ⅱ，提高了系统的实时性和反应时间，任务管理和调度更加方便有效。 2) 由读卡终端来进行计费操作，降低了服务器端的工作压力，同时降低了安全风险。 3) 增加了数据存储功能，提高了系统的可靠性，有利于数据的查询和故障的恢复。 4) 增加了对无效卡、注销卡和欠费卡的判断与处理，对恶意操作或者有意或者无意的逃费操作采取了积极有效的措施。 5) 以太网通信克服了以往串口通信的传输距离短、传输速率慢等缺点，使得通信更加方便、高效，并且可以进行远距离传输和控制。
上传时间： 2013-07-09
上传用户：浅言微笑
随着数字化和网络化的发展，传统的门禁系统由于鉴别方式、速度和性能等方面的限制，很难满足安全可靠和网络化的控制需求。由于识别技术的不断成熟，基于人体生理特征的身份识别系统逐渐被人们开始采用，目前，从实用的角度看，指纹识别技术要比其它生物识别技术更安全和方便，这是因为人的指纹具有唯一性、不变性以及贴身性的特点。传统的门禁控制器常采用单片机开发，利用串行通信接口向远程上位机传送数据，多个门禁控制器一般组成RS485网络，通信线路专用且不易于实现网络控制和远程控制，而基于TCP/IP网络通信的门禁系统通过局域网传递数据，很容易实现远程控制和分布式管理。 文中设计了基于指纹识别和以太网的智能网络型门禁控制器。在ARM9和Linux操作系统上采用FPS200指纹传感器采集指纹图像和USB摄像头采集视频图像，以及采用以太网控制器芯片AX88796，实现了基于TCP/IP协议的网络门禁系统。 论文首先分析了门禁系统的研究背景、意义及国内外的发展现状，然后介绍了指纹识别网络门禁系统的总体结构，阐述了系统各个重要功能模块的硬件资源。根据系统的硬件资源搭建了嵌入式Linux的软件平台，移植了相关模块的驱动程序。论文研究了指纹识别算法，包括指纹图像预处理和指纹图像的特征提取和匹配，重点分析了指纹图像分割法，利用灰度梯度和灰度方差的结合设置一个合适的局部阈值对指纹进行分割。然后，阐述了门禁控制系统软件的总体设计，并重点介绍Video4Linux采集图像、指纹图像采集、GoAhead Web Server的应用以及系统运用TCP/IP实现系统门禁控制器和上位机PC之间的网络通信。 系统测试部分介绍了测试环境、测试方法以及测试内容。测试结果表明，本课题设计的指纹识别网络型门禁系统在稳定性、可靠性以及实时性方面达到了较好的效果。文章最后提出了一些在工作中遇到的问题，并对近几年来的一些新的研究趋势做了简单的总结与展望，指出了指纹识别网络型门禁系统未来的研究方向。
上传时间： 2013-07-23
上传用户：pwcsoft
UHF(Ultra High Frequency，超高频)RFID(Radio Frequency Identification，射频身份识别)技术是近几年刚刚开始兴起并得到迅速推广应用的一门新技术。该技术已被广泛应用于工业自动化、商业自动化、交通运输控制管理等众多领域。但是，基于超高频频段读写器的研制在我国尚处于起步阶段，传统的超高频读写器都是在单片机的基础上实现的，这类读写器很难实现复杂的多任务功能；随着经济的飞速发展，能够与网络互联并且带有操作系统的超高频读写器越来越受人们的青睐与追求。针对这些问题，本文设计并实现了一种基于ARMS3C2410微处理器和Linux操作系统的超高频读写器，主要内容有： (1)分析了射频识别技术的发展历程和前景，以嵌入式技术为研究背景，结合软硬件开发平台，给出了一种基于ARM和Linux的超高频读写器设计思路，指出了选题研究的目的和意义。 (2)阐述了超高频读写器的原理及其应用，分析了读写器和标签之间进行数据传输时所用到的相关技术；在给出超高频读写器主要技术性能指标及功能要求的基础上给出了基于ARMS3C2410和Linux超高频读写器系统的总体设计，同时对系统构建过程中所用到的软硬件进行了器件选型。 (3)实现了超高频读写器系统硬件电路的模块设计，主要包括主控电路模块、存储电路模块、电源模块、以太网模块、液晶显示模块以及射频收发模块；阐述了各模块的组成原理与实现方法，完成了硬件电路的原理图绘制及PCB制板。 (4)根据系统的软件需求，构建了一个进行嵌入式开发所需的软件平台。建立了交叉编译环境以及NFS开发调试环境；移植了系统启动所需的引导程序bootloader；实现了嵌入式Linux操作系统内核、文件系统的配置与移植；给出了Linux系统下典型设备(触摸屏、网络接口、LCD)驱动程序的移植方法。 (5)结合实验测试环境，对超高频读写器输出功率，读写器发送命令以及标签应答波形进行了测试与分析；对读写器的整机性能进行了联机测试，给出了读写器系统的实际运行效果图，同时对测试结果进行了总结。 实际应用结果表明，基于ARMS3C2410微处理器和Linux操作系统的超高频读写器能够实现接入网络的功能，其读写速度、识别率以及识别距离等技术性能指标均达到或优于设计标准要求，该读写器在与PC机连接的情况下能进行数据处理，样机系统运行稳定可靠，达到了预期的设计目标。
上传时间： 2013-07-25
上传用户：saharawalker
本文使用nRF905 实现门禁系统控制信号的无线传输，并使用DS1722 产生随机数、IDEA 加密后传输、接收非法信号后延时等技术加强系统的安全性能。主要介绍硬件电路、nRF905 无线信号
上传时间： 2013-06-15
上传用户：SimonQQ
随着设计规模的不断增加，芯片的平均设计门数已经超越百万级，验证已经成为设计流程中的主要瓶颈。目前，基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。 本文正是基于FPGA验证的思想，以一款光同步传输网(SDH)芯片的验证为例，展开了全面的论述。通过对验证理论以及FPGA性能特点的研究与分析，从验证的正确性、全面性、快速性和可重用性等方面对FPGA验证进行了理论剖析，并提出了一些新的理念和创新。此后又结合实践，详尽叙述了验证中的一些重要环节，并总结出了一套比较完善的FPGA验证流程，可以有效地支撑实际芯片的验证工作。 本文对于百万门级专用集成电路的成功实践，不仅是对FPGA验证理论的证实，而且从验证的思路和方法上对后续芯片有一定的指导意义。文中经验教训的总结可以有效地帮助验证工程师达到降低芯片开发成本，缩短面市时间的目的。
上传时间： 2013-05-17
上传用户：宋桃子
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上，综合出各种标准中实现途径的共性和优势，将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点，建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后，就可作为专用视频压缩编码器进行门级电路设计的原型，构建一个片上可编程的独立系统。 编码器设计有良好的应用前景，通过使用离散余弦变换和熵编码，对运动图像从空间上进行压缩编码，使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时，系统的设计将解码的工作量大幅度降低，功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合，满足工程样机的前期研发需要。
上传时间： 2013-04-24
上传用户：xiangwuy
激光测距技术被广泛应用于现代工业测量、航空与大地的测量、国防及通信等诸多领域。本文从已获得广泛应用的脉冲激光测距技术入手，重点分析了近年提出的自触发脉冲激光测距技术(STPLR)特别是其中的双自触发脉冲激光测距技术(BSTPLR)，通过分析发现其核心部件之一就是用于测量激光脉冲飞行时间(周期)的高精度高速计数器，而目前一般的方式是采用昂贵的进口高速计数器或专用集成电路(ASIC)来完成，这使得激光测距仪在研发、系统的改造升级和自主知识产权保护等诸多方面受到制约，同时在其整体性能上特别是在集成化、小型化和高可靠性方面带来阻碍。为此，本文研究了采用现场可编程门阵列(FPGA)来实现脉冲激光测距中的高精度高速计数及其他相关功能，基本解决了以上存在的问题。 论文通过对双自触发脉冲激光测距的主要技术要求和技术指标进行分析，对其中的信号处理单元采用了FPGA+单片机的设计形式。由FPGA主控芯片(EPF10K20TC144-4)作为周期测量模块，在整个测距系统中是信号处理的核心部件，借助其用户可编程特性及很高的内部时钟频率，设计了专用于BSTPLR的高速高精度计数芯片，负责对测距信号产生电路中的时刻鉴别电路输出信号进行计数。数据处理模块则主要由单片机(AT89C51)来实现。系统可以通过键盘预置门控信号的宽度以均衡测量的精度和速度，测量结果采用7位LED数码管显示。本设计在近距离(大尺寸)范围内实验测试时基本满足设计要求。
上传时间： 2013-04-24
上传用户：dapangxie
基于单片机的红外门进控制系统设计与制作:我们所做的创新实验项目“基于单片机的红外门控系统”已基本完成，现将其工作原理简要说明。该系统主要分为两大部分：一是红外传感器部分。二是单片机计数显
上传时间： 2013-04-24
上传用户：梦雨轩膂
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
