本程序用VHDL语言实现二输入或门的逻辑功能
本程序用VHDL语言实现二输入或门的逻辑功能,程序简单明了,可供初学VHDL语言者参考。...
本程序用VHDL语言实现二输入或门的逻辑功能,程序简单明了,可供初学VHDL语言者参考。...
全加器,有半加器和或门组成.元件例化语句....
两输入异或门 两输入异或门...
半加器 或门 1位二进制全加器顶层设计描述...
MEGA48与异或门驱动LCD+红外控制原理图 eagle编译...
(一)、用若干个“与非”门组成“或”门电路。 (二)、用若干个“与非”门组成“异或”门电路。...
现场可编辑逻辑门阵列语言编写的或门程序,可实现或门的所有功能...
verilog 或门程序 初学者必备。。。。。。。。。。。。...
文档为集成电路异或门设计总结文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,...
7400 2输入端四与非门 7401 集电极开路2输入端四与非门 7402 2输入端四或非门 7403 集电极开路2输入端四与非门 7404 六反相器 7405 集电极开路六反相器...