VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10...
恒流源设计技术资料
📦 资源总数：66966
💻 源代码：79396
🔌 电路图：3
📚 恒流源设计全部资料 (66966个)
VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch...
VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator...
07全国电子设计大赛C题获奖作品的单片机源码（个人信息部分已除去）
07全国电子设计大赛C题获奖作品的单片机源码（个人信息部分已除去）...
07全国大学生电子设计竞赛C题获奖作品FPGA核心部分源码（EP1C6Q）
07全国大学生电子设计竞赛C题获奖作品FPGA核心部分源码（EP1C6Q）...
07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码
07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码...
16方格排序游戏设计,用java编写的.绝对源码.
16方格排序游戏设计,用java编写的.绝对源码....
Windows环境下32位汇编语言程序设计源码
Windows环境下32位汇编语言程序设计源码...
深入浅出设计模式部分C++源码。用.net2003调试通过。
深入浅出设计模式部分C++源码。用.net2003调试通过。...
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试...