不错的毕业论文 很详细的介绍了光伏逆变器设计方法
上传时间： 2013-04-24
上传用户：nanshan
ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上，综合出各种标准中实现途径的共性和优势，将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点，建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后，就可作为专用视频压缩编码器进行门级电路设计的原型，构建一个片上可编程的独立系统。 编码器设计有良好的应用前景，通过使用离散余弦变换和熵编码，对运动图像从空间上进行压缩编码，使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时，系统的设计将解码的工作量大幅度降低，功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合，满足工程样机的前期研发需要。
上传时间： 2013-04-24
上传用户：xiangwuy
随着无线通信的应用日益广泛，无线通信系统的种类也越来越繁杂，但是由于不同通信系统的工作频段、调制方式、通信协议等原理结构上存在差异而极大限制了不同系统之间的互通。软件无线电摆脱了硬件体系结构的束缚，成为解决不同通信体制之间互操作问题和开展多种通信业务的最佳途径，具有巨大的商业和军事价值，被喻为无线电通信领域一次新的技术革命。 本文首先回顾了软件无线电的提出和发展现状，然后论述了软件无线电的基本理论和数学模型。在此理论和模型的基础上，设计了软件无线电接收机的硬件平台。该平台包括射频部分、中频处理部分和基带处理部分。射频部分由天线和无线接收机组成；中频部分先将接收机输出的模拟信号数字化，然后再通过FPGA实现下变频；基带部分主要由DSP和嵌入式系统组成，完成解调、同步等处理并可以进行一些其他的应用。其中的嵌入式系统的主处理器是基于ARM7-TDMI内核的LPC2200芯片，为了实现开发的方便在此芯片上移植了uC/OS-Ⅱ嵌入式时实内核。 软件无线电接收机是一个很庞大的体系，其中的数字下变频器DDC是一个非常关键的组成部分，在这部分中可方便的对接收频段、滤波器特性等进行编程控制，极大的提高了通信设备的性能和灵活性，因此本文的重点在于数字下变频器的设计与实现。实现下变频的方法有很多种，由于FPGA在速度和灵活性上的优势，其应用也越来越广泛，因此主要采用了居于领导地位的XILINX公司的SPATAN-Ⅱ芯片来实现数字下变频的功能。
上传时间： 2013-04-24
上传用户：mfhe2005
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
一个很好用的adf4350寄存器配置软件，省却了您繁琐的计算寄存器值的时间
上传时间： 2013-06-30
上传用户：海陆空653
IEEE802旗下的无线网络协议引领了无线网络领域的新革命，其不断提升的速度优势满足了人们对于高速无线接入的迫切要求，在这其中，OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展，OFDM的应用得到了长足的进步。在此情况下，以OFDM技术为核心实现数据传输的原型机系统显得应情应景而且必要。 本课题在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带传输的系统实现方案。整个设计采用目前主流的自顶向下的设计方法，由总体设计至详细设计逐步细化。 在系统功能模块的FPGA实现过程中，针对XilinxVirtex-Ⅱ芯片对各个模块进行了详细设计，通过采用双端口RAM、流水、乒乓结构等处理实现高速的同步的信道编码的功能模块；通过比较符号定时的不同算法，给出了基于MultiplierlessCorrelator的实现结构并给出了仿真波形图，验证了采用该算法后符号定时模块的资源耗费大大降低而功能却依然和基于乘法器的符号定时模块相当；通过对Viterbi算法进行简化，给出了(2，1，6)卷积码的4比特软判决Viterbi解码器的设计和实现。最后根据系统所选芯片XC2V3000给出了具有较高配置灵活性的基于SystemACE配置方案的FPGA的硬件原理图设计和PCB设计。 本文首先以无线局域网和IEEE802无线网络家族引出OFDM技术发展、研究价值及OFDM的优缺点，接下来从OFDM原理入手，简要说明了OFDM的基本要素以及目前的研究热点，之后在介绍完IEEE802.11a物理层标准的同时给出了本原型机系统的总体设计方案，并从硬件语言设计和FPGA硬件原理设计两方面给出了该系统的详细设计。 随着OFDM技术的普及以及未来通信技术对OFDM的青睐，相信本论文的工作对OFDM基带传输系统的原型设计和实现具有一定的参考价值。
上传时间： 2013-07-13
上传用户：远远ssad
变频器矢量控制及PID控制变频器矢量控制及PID控制
上传时间： 2013-04-24
上传用户：dyy618
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实现最佳译码与准最佳译码更加容易。卷积码运用广泛，被ITU选入第三代移动通信系统，作为包括WCDMA，CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构，对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析，并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处：(1)采用通用码表结构，支持可变码率；帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想，利用四个ACS模块并行运行，加快数据处理速度；在ACS模块中，将路径度量值存贮器的存储结构进行优化，防止数据读写的阻塞，缩短存储器读写时间，使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出，提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力，可以运行于40MHZ系统时钟下，内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性，可以方便地应用于CDMA2000移动通信系统。
上传时间： 2013-06-24
上传用户：lingduhanya
用c#编写的 音乐播放器播放源码 能实现基本本地音乐的播放功能-Written with c# music player, the local source to achieve basic music playback
上传时间： 2013-07-22
上传用户：6546544
