微功耗光功率计

采用低成本FPGA实现高效的低功耗PCIe接口

　　白皮书：采用低成本FPGA实现高效的低功耗PCIe接口　　了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！

标签： FPGA PCIe 低功耗接口

上传时间： 2013-11-16

上传用户：huangld
FPGA在新型激光光幕靶中的应用

结合坐标采集和处理在新型激光光幕靶中的应用，针对传统激光光幕靶处理器I/O紧缺、处理速度慢、存在错报、漏报，无法测试子弹连发坐标等问题，提出了一种以FPGA为核心的坐标采集和处理系统的设计方法。设计中采用了自顶向下的设计方法，将该系统依据逻辑功能划分为3个模块，并在ISE 14.1和Modelsim中进行设计、编译、仿真，最后的仿真结果表明该系统能够很好地采集到子弹的坐标。

标签： FPGA 激光光幕靶中的应用

上传时间： 2013-12-19

上传用户：haoxiyizhong
Cyclone V FPGA：采用低功耗28nm FPGA减少总系统成本

本文主要介绍Cyclone V FPGA的一个很明显的特性，也可以说是一个很大的优势，即：采用低功耗28nm FPGA减少总系统成本

标签： FPGA Cyclone 28 nm

上传时间： 2013-10-26

上传用户：huxiao341000
Altera公司 Cyclone V 28nm FPGA功耗优势

Cyclone V FPGA功耗优势：采用低功耗28nm FPGA活的最低系统功耗（英文资料）

标签： Cyclone Altera FPGA 28

上传时间： 2013-11-23

上传用户：lijinchuan
数字幅频均衡功率放大器设计

数字幅频均衡功率放大器设计

标签： 数字幅频均衡功率放大器设计

上传时间： 2013-10-28

上传用户：ggwz258
基于FPGA简易数字频率计设计

基于FPGA简易数字频率计设计

标签： FPGA 数字频率计设

上传时间： 2014-12-28

上传用户：叶夜alex
赛灵思如何让7系列FPGA的功耗减半

赛灵思采用专为 FPGA 定制的芯片制造工艺和创新型统一架构，让 7 系列 FPGA 的功耗较前一代器件降低一半以上。

标签： FPGA 赛灵思功耗减

上传时间： 2013-11-18

上传用户：liaofamous
降低赛灵思28nm 7系列FPGA的功耗

本白皮书介绍了有关赛灵思 28 nm 7 系列 FPGA 功耗的几个方面，其中包括台积电 28nm高介电层金属闸 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工艺的选择。

标签： FPGA 28 nm 赛灵思

上传时间： 2013-10-27

上传用户：giraffe
WP370 -采用智能时钟门控技术降低动态开关功耗

　　赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。

标签： 370 WP 智能时钟动态

上传时间： 2013-11-16

上传用户：eastimage
基于FPGA的手持设备MPU功耗解决方案

在基于ASIC或FPGA的设计中，设计人员必须认真考虑某些性能标准，他们面临的挑战主要体现在面积、速度和功耗方面。　　与ASIC一样，供应商在FPGA设计中也需要应对面积和速度的挑战。随着门数不断增加，FPGA需要更大的面积和尺寸来适应更多的应用，设计工具需要采用更好的算法以便更有效地利用面积。不断演进的FPGA技术也给设计人员带来一系列新的挑战，电源利用率就是其中之一，这对于为手持或便携式设备设计基于FPGA的嵌入式系统来说是急需解决的问题。

标签： FPGA MPU 手持设备功耗

上传时间： 2013-11-14

上传用户：wkchong