任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。
上传时间: 2014-12-04
上传用户:天涯
通过一个主时钟信号完成异步FIFO读写时钟信号的产生。编译通过实现功能。
上传时间: 2017-03-28
上传用户:cylnpy
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。
上传时间: 2017-05-26
上传用户:xinzhch
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d
上传时间: 2015-03-27
上传用户:zycidjl
T/C2工作在异步模式下,由PC6(TOSC1)和PC7(TOSC2)外接的32.768KHz 的时钟驱动。T/C2对其1024分频后作为定时时钟。程序计算中断次数。
标签: 模式
上传时间: 2013-12-29
上传用户:dyctj
EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位,确定rxd 输入由1 到0,逻辑0 要8 个CLK16 时钟周期,才是正常的起始位,然后在每隔16 个CLK16 时钟周期采样接收数据,移位输入接收移位寄存器rsr,最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率,而是波特率时钟频率的16 倍,目的是为在接收时进行精确地采样,以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。
上传时间: 2014-01-25
上传用户:xsnjzljj
只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,本文将介绍怎样在同步设计中处理异步信号
上传时间: 2016-08-22
上传用户:yyq123456789
c51单片机实验程序代码--流水灯、时钟、液晶驱动,串口异步通信、AD、DA、ROM 扩展、IO扩展等等,附原理图,对初学者很有帮助。
上传时间: 2016-10-09
上传用户:yzhl1988
AVR单片机 实验教学指导书 实验一 实训装置的认识与软件使用 实验二 彩灯控制 实验三 键控加减计数 实验四 外部中断的使用 实验五 数码管动态扫描显示 实验六 实时时钟显示 实验七 高频脉冲频率的测量 实验八 低频脉冲频率的测量 实验九 脉宽调制的实验 实验十 显示驱动器7219的使用 实验十一 7219驱动8位8段数码管的时钟显示 实验十二 8×8点阵字符显示控制器的使用 实验十三 异步通信实验 实验十四 多路模拟数据采集与显示 实验十五 模拟比较器应用 实验十六 矩阵键盘扫描与编码显示 实验十七 常数设置 实验十八 液晶显示器应用
上传时间: 2016-10-19
上传用户:wqxstar
Linux2.6内核驱动实例包: globalmem驱动、含并发控制的globalmem驱动、globalfifo驱动、poll应用程序范例、异步通知应用程序范例、支持异步通知的globalfifo、 S3C2410实时钟驱动、秒设备驱动与应用程序、DMA范例、静态映射范例、作为input设备触摸屏驱动、 作为普通字符设备触摸屏驱动、看门狗驱动、平台设备、S3C2410串口驱动、S3C2410 I2C主机驱动、 SAA711x I2C设备驱动、CS8900以太网设备驱动、S3C2410 LCD驱动、FRAMEBUFFER应用程序范例
标签: globalfifo globalmem Linux 驱动
上传时间: 2014-01-13
上传用户:czl10052678