异步通信起始位正确检测的VHDL实现
异步通信起始位正确检测的VHDL实现,图式基本格式,详解设计过程。...
异步通信起始位正确检测的VHDL实现,图式基本格式,详解设计过程。...
基于单片机的秒,分,时可调时钟的设计相关程序 。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm...
超炫的LED旋转时钟制作,内有详细制作步骤和源代码。...
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计...
基于FPGA和PLL的函数信号发生器时钟部分的实现...
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢...
VHDL语言编写的时钟显示代码,简短而又易懂,个人觉得很不错...
异步通信串行口设计实例,很实用。比较经典。...
基于FPGA 实现异步串口可以值得参考。...