ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：zukfu
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
由于Boost变换器的电感位于电路的输入端，通过控制电感电流就可方便地对输入电流实施控制，因此在开关电源中，常被用作功率因数校正(H1C)的前级[1。4】。Boost变换器在低电压、便携式的电子产品领域也应用广泛【5。6J。此外，由于其功率开关管一端与电源共地，其驱动电路设计更容易，因此众多的研究人员一直在不懈地探索Boost变换器拓扑结构的改善措施[7-10]和提高其性能的控制方法[11-12
上传时间： 2013-11-08
上传用户：hustfanenze
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
CAN通讯模块 联系 杨迪 15336417867 0531-55508458 QQ：1347978253 htp://www.easyele.cn 产品关键特点： CAN通讯模块包括了所有模拟和数字元件、RS232电平变换、CAN-bus接口等。该产品可以很方便地嵌入到具有UART接口的设备中，在不需改变原 有硬件结构的前提下使设备获得CAN-bus通讯接口，实现具有UART设备和CAN-bus网络之间的数据通讯。 产品简介： CAN通讯模块模块体积小巧，实现CAN-bus网络单芯片解决方案。 电源链接：CAN通讯模块供电电压DC5V±5%，CAN通讯模块本身无稳压措施，请务必注意供电电压范围，低于4.5V或高于5.5V时，系统无法保证正常工作。产品的16、17脚为+5V输入（正），14、15脚为电源地（负）。CAN-bus网络连接：芯片实现UART数据与CAN-bus总线数据的双向透明转换。两个设备的CAN_H与CAN_H相连，CAN_L与CAN_L相连。CAN-bus网络的两个端点需要安装终端电阻。 CAN通讯模块是公认的稳定可靠的通讯模式，产品系统采用汽车级CPU，更保障其稳定性，广泛应用于消防安防、智能楼宇、酒店门锁、煤矿通 讯、船舶运输等应用领域。CAN通讯模块通过UART转CAN可以帮助用户快速实现具有CAN-bus通讯接口的仪器、仪表设备的项目设计。模块集成了8bit微处理器、CAN控制器、CAN收发器、总线保护于一身，所有元器件布置在一个微型的封装模块之内，用户只需要知道RS232的通讯即可实现CAN通讯。提供上位机设计，可以工作于透明传输模式和透明数据模式。 CAN通讯模块价格性价比高，大大降低了用户的使用成本。欢迎咨询选购。
上传时间： 2013-10-10
上传用户：mqien
单片机嵌入式模块 联系 杨迪 15336417867 0531-55508458 QQ：1347978253 htp://www.easyele.cn 单片机嵌入式模块集成了8bit微处理器、CAN控制器、CAN收发器、总线保护于一身，所有元器件布置在一个微型的封装模块之内，用户只需要 知道RS232的通讯即可实现CAN通讯。并且提供嵌入式网络模块上位机设计，可以工作于透明传输模式和透明数据模式。 UART输出可以为TTL电 平，RS232或RS485。货号：CAN-module 规格： 套. 单片机嵌入式模块广泛应用于消防安防、智能楼宇、酒店门锁、煤矿通讯、船舶运输等应用领域。CAN 是公认的稳定可靠的通讯模式，本系统 采用汽车级CPU，更保障其稳定性。单片机嵌入式模块通过UART转CAN可以帮助用户快速实现具有CAN-bus通讯接口的仪器、仪表设备的项目设计。 我们济南恩易电子科技有限公司是一家集研发生产销售于一体的高科技企业，主营业务字符叠加器，数据采集卡，串口服务器，嵌入式学习开 发工具等，可为客户定制开发，单片机嵌入式模块上市以来，一直深受广大顾客的喜爱，我们有专业的包装，详细的资料光盘，技术指导，合 理的价格，欢迎大家咨询购买。
上传时间： 2013-10-11
上传用户：gengxiaochao
嵌入式网络模块 联系 杨迪 15336417867 0531-55508458 QQ：1347978253 htp://www.easyele.cn 嵌入式网络模块可以帮助用户快速实现具有CAN-bus通讯接口的仪器、仪表设备的项目设计。 嵌入式网络模块集成了8bit微处理器、CAN控制器、CAN收发器、总线保护于一身，所有元器件布置在一个微型的封装模块之内，相当与一个集 成电路，麻雀虽小，但是五脏俱全，用户只需要知道RS232的通讯即可实现CAN通讯。UART输出可以为TTL电平，RS232或RS485。 CAN 是公认的稳定可靠的通讯模式，应用范围及其广泛如：消防安防、智能楼宇、酒店门锁、煤矿通讯、船舶运输等应用领域。嵌入式网络模 块的系统采用汽车级CPU，更保障其稳定性，抗干扰能力强; 提供上位机设计，嵌入式网络模块可以工作于二种模式，一种是透明传输模式，一 种是透明数据模式，用户可以根据自己的需求，选择模式。 嵌入式网络模块简单操作，使用方便，低廉的价格，大大降低了用户的使用成本。批量购买，我们给予优惠，产品性能优良，质量保证，欢迎 咨询购买。
上传时间： 2013-12-20
上传用户：lo25643
