虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

开关<b>电压调节器</b>

  • 一种新颖的隔离型软开关Boost变换器的研究.rar

    交错并联反激变换器具有电路结构简单,控制方便等优点,并且可以实现电气隔离。但是其升压比不高,变换器中主开关管电压应力较大,且工作中开关管处于硬开关状态,限制了变换器的效率。 针对交错并联反激变换器所存在的问题,本文提出了一种新颖的基于耦合电感第三绕组实现的原边并联、副边并联隔离型软开关Boost变换器。该变换器继承了交错并联反激变换器的优点,两个并联单元互补工作,分担功率损耗,输出电压的脉动频率为主开关管的两倍。不同的是,该变换器具有较高的升压比,变换器中主开关管的电压应力较小,克服了交错并联反激变换器的问题。在软开关方面,变换器使用有源箝位软开关电路,使主开关管与箝位开关管都实现了零电压软开关动作,提高了变换器的效率与使用寿命。因此,它与交错并联反激变换器相比,更适合于低电压输入、高电压输出的应用变换场合。 在该变换器的基础上,针对变换器中输出二极管电压电流振荡较大,本文还提出了经过改进的引入输出箝位电容的变换器。输出箝位电容抑制了二极管两端电压的振荡,减小了二极管的电压应力,提高了变换器的效率。 最后,本文通过仿真与实验验证了基于耦合电感第三绕组实现的原边并联、副边并联隔离型软开关Boost变换器及其改进型变换器方案的可行性与合理性。

    标签: Boost 隔离型 软开关

    上传时间: 2013-05-20

    上传用户:chenlong

  • 基于LCL滤波的三相电压型PWM整流器的研究.rar

    由于高频PWM整流器可以提供正弦化低谐波的输入电流,可控功率因数,及双向能量流动,因此得到越来越广泛的应用。网侧单电感滤波会带来一些问题,首先要想得到较好的滤波效果,必须增大电感值,这样系统的动态性能会变差,而且成本增加。另外,整流器的功率比较大时,交流侧的滤波的损耗也会增大。为了解决上述问题,本文研究了基于LCL滤波的高频PWM整流器。在交流侧应用LCL 滤波器可以减少电流中的高次谐波含量,并在同样的谐波要求下,相对纯电感型滤波器可以降低电感值的大小,提高系统的动态响应。 文章首先对高频PWM整流器的工作原理做了详细的介绍,并对基于L和LCL两种不同的滤波器,分别在ABC静止坐标系,αβ静止坐标系和dq旋转坐标系中建立了数学模型。文章中将L滤波的电压型三相PWM整流器的控制方法应用于LCL滤波情况。基于dq轴模型,提出了双闭环的控制策略,电流内环采用前馈解耦控制。为了提高电流的跟随性能,按照典型Ⅰ型系统设计电流调节器。为了提高电压环的抗干扰性,按照典型Ⅱ型系统设计电压调节器。 文章还详细讨论了LCL滤波器带来的谐振问题,以及参数设计方法,列出了实际系统LCL滤波器参数的设计步骤。文章在MATLAB/SIMULINK环境下建立了PWM整流器仿真模型对系统进行了仿真,按照文章提出的理论设计的仿真系统具有良好的动态和稳态性能。 文章最后基于TMS320LF2407A设计了整流器装置的控制系统硬件和软件,并得到了初步实验结果,能满足控制要求,从而验证了控制方案的正确性。

    标签: LCL PWM 滤波

    上传时间: 2013-07-01

    上传用户:yezhihao

  • lm2596中文资料

    LM2596开关电压调节器是降压型电源管理单片集成电路,能够输出3A的驱动电流,同时具有很好的线性和负载调节特性。固定输出版本有3.3V、5V、12V, 可调版本可以输出小于37V的各种电压。 该器件内部集成频率补偿和固定频率发生器,开关频率为150KHz,与低频开关调节器相比较,可以使用更小规格的滤波元件。由于该器件只需4个外接元件,可以使用通用的标准电感,这更优化了LM2596的使用,极大地简化了开关电源电路的设计。 其封装形式包括标准的5脚TO-220封装(DIP)和5脚TO-263表贴封装(SMD)。 该器件还有其他一些特点:在特定的输入电压和输出负载的条件下,输出电压的误差可以保证在±4%的范围内,振荡频率误差在±15%的范围内;可以用仅80μA的待机电流, 实现外部断电;具有自我保护电路(一个两级降频限流保护和一个在异常情况下断电的过温完全保护电路)  ※ 3.3V、5V、12V的固定电压输出和可调电压输出 ※ 可调输出电压范围1.2V~37V±4% ※ 输出线性好且负载可调节 ※ 输出电流可高达3A  ※ 输入电压可高达40V ※ 采用150KHz的内部振荡频率,属于第二代开关电压调节器,功耗小、效率高 ※ 低功耗待机模式,IQ的典型值为80μA ※ TTL断电能力 ※ 具有过热保护和限流保护功能 ※ 封装形式:TO-220(T)和TO-263(S) ※ 外围电路简单,仅需4个外接元件, 且使用容易购买的标准电感

    标签: 2596 lm

    上传时间: 2014-12-24

    上传用户:ttpay

  • 双电源自动转换开关信号检测电路设计

    设计了一种双电源自动转换开关信号检测电路。以PIC18F458 为核心处理器, 利用其A /D转换、CCP输入捕捉功能完成了双电源自动转换开关的电压、频率信号检测电路的硬件设计, 并编写了相应的检测软件。该检测电路抗干扰性高、精度高,具有成本低、易维护的优点。

    标签: 双电源 信号检测 自动转换开关 电路设计

    上传时间: 2013-10-21

    上传用户:270189020

  • 单线电子开关供电的解决方案

      单线电子开关有着广阔的应用前景:一方面它可以直接代换家居中非常普及的墙壁开关,安装和代换都很方便;另一方面还可以方便地实现遥控或智能控制。然而,正因为只有单线进出,在开关闭合时,开关两端电压几乎为零,电子开关的自身供电难以解决;况且又由于开关所控制的负载不确定性,使得这个问题难上加难。笔者设计并制作了一款单线电子开关的电源电路,巧妙的解决了这一难题。现介绍给大家。

    标签: 单线 供电 电子开关 方案

    上传时间: 2014-01-11

    上传用户:tianjinfan

  • 贴片霍尔开关 低功耗霍尔开关 玩具霍尔开关DH45L

    DH45L是基于CMOS工艺设计和生产的霍尔IC,元件内部集成了霍尔效应片、电压调节器、休眠唤醒控制电路、信号放大滤波电路、偏移补偿电路、施密特触发器,开漏极输出。与DH481周期性周期检测磁场不同,DH45L连续检测环境磁场强度,响应速度快,但功耗较大(2mA)。DH45L不区分N极和S极,对N极和S极都感应,因此便于较小磁钢的装配。电压是5-24V.

    标签: 霍尔开关 45L DH 45

    上传时间: 2013-11-12

    上传用户:zhaiyanzhong

  • 无线蓝牙耳机的SOC芯片BK3266v0.5

    目前的蓝牙耳机非常常见,各种厂商都生产有蓝牙芯片,其中BK上海博通是一种国产的芯片,非常多的应用在各种廉价蓝牙耳机解决方案,然而网上博通的资料比较少,下面是一些简单的介绍。BK3266是一个低功耗,高度集成的蓝牙系统芯片(SoC)音频设备。它集成了高性能的蓝牙射频收发器、功能丰富的基带处理器、闪存控制器、多个模拟和数字外围设备,以及一个包含蓝牙软件栈的系统。播放音频、语音和SPP配置文件。基于缓存的体系结构使SIP8M闪存设备具有完全的可编程性,并可用于控制和多媒体混合应用程序。内双立体声模数转换器可以用数字均衡器处理的数字信号的TS立体模拟输入。该装置结合了片上电源管理与线性和开关模式降压调节器,还包括220 mA内部电池充电控制器,以进一步降低外部材料清单(Bom)成本。BK3266特性:工作电压为2.8V至4.2VA2DP平均电流9mA300 UA,500 ms嗅觉电流0.8uA深睡眠电流蓝牙4.2经典和低功耗A2DP v1.3、AVRCP v1.6、HFP v1.7、HID V1.1、AVCTP v1.4、AVDTP v1.3和SPP v1.2真正的无线立体声和两个主动链路双线UART下载接口16位立体声ADC和DAC立体声输入和双麦克风五带数字硬件均衡器SPI,UART,I2C,SDIO和USB具有MCLK输出的I2S主从接口外部PA和LNA接口最多220mA电池充电控制器

    标签: 无线 蓝牙耳机 soc

    上传时间: 2022-06-02

    上传用户:canderile

  • 升压型电源管理电路的内部LDO设计

    本论文所涉及的电源管理方案来源于与台湾某上市公司的横向合作项目,在电源管理产品朝着低功耗、高效率和智能化方向发展的形势下,论文采用了一种开关电源与低压降(LDO)线性电压调节器结合应用的集成方案,即将LDO作为升压型电源管理芯片的内部供电模块。按照方案的要求,本文设计了一种含缓冲级的低压降线性电压调节器。设计采用0.6um 30V BCD工艺,实现LDO的输入电压范围为6-13V:满足在-25-85℃的工作温度范围内,输出电压为5V:在典型负载电流(12.5mA)下,LDO的压降电压为120mv.文章首先阐述了整个方案的工作原理,给出LDO设计的指标要求;其次,依据系统方案的指标要求和制造工艺约束,实现包含误差放大器、基准源和保护电路等子模块在内的电压调整器:此外,文章还着重探讨了“如何利用放大器驱动100pF数量级的大电容负载”的问题:最后,给出整个模块总体电路的仿真验证结果。LDO的架构分析和设计以及基准源的设计是本文的核心内容。在LDO架构设计部分,文章基于对三种不同LDO拓扑的分析,选择并实现了含缓冲器级的LDO.设计中通过改进反馈网络,采用反馈电容,实现对LDO的环路补偿。同时,为提高误差放大器驱动功率管的能力、适应LDO低功耗发展的需求,文章探讨了如何使用放大器驱动大负载电容的问题。基于密勒定理和根轨迹原理,本文通过研究密勒电容的作用,采用MPC(Miller-Path-Compensation)结构,实践了两级放大器驱动大负载电容的方案,并把MPC补偿技术推广到三级放大器的设计中。

    标签: 电源管理 ldo

    上传时间: 2022-06-22

    上传用户:

  • 并联电容器组相控投切技术研究.rar

    选相控制开关又称同步开关或相控开关,其实质就是控制开关在电压或电流的期望相位完成合闸或分闸,以主动消除开关过程所产生的涌流和过电压等电磁暂态效应,提高开关的开断能力。本论文以电力系统的无功补偿为背景,分析了随机投切电容器组的暂态过程所带来的各种危害,从而提出选相投切技术;本文以真空开关选相投切电容器组为研究对象,着重介绍了电容器组选相投切技术的相关理论,给出了电容器组选相投切的控制策略,为同步开关选相控制器的设计提供了理论依据。 双稳态永磁机构结构简单、动作稳定可靠,其出力特性能与真空开关良好匹配,在中压领域得到越来越广泛的应用。相控真空开关采用三相独立操动的双稳态永磁机构,其操作电源为由大功率电力电子器件控制的储能大容量电容器,通过多次的测试结果表明双稳态永磁机能很好地满足相控开关的要求,是相控开关的理想选择。 IPM(智能功率模块)作为一种新型的大功率开关器件,以其设计简单(内置驱动和保护电路),低功耗,开关速度快等特点成为越来越多设计者的首选,得到了越来越广泛的应用。本文讨论了IPM在选相投切电容器组中的相关逻辑控制策略,光耦隔离驱动,IPM过流、过热相关保护等内容,设计了以DSP(TMS320LF2407A)为核心的永磁机构同步控制系统,实时采集电网信号,经过FIR数字滤波提取零点,通过IPM控制大容量电容器放电来驱动永磁机构,实现断路器在期望相位上分断或关合以减小暂态冲击,并保证储能电容器的一次储能完成一次完整的O-C-O操作。 通过相关试验测试,表明本系统已经初步达到了设计所要达到的预期效果,为以后的研究以及同步控制控制系统的完善和优化提供了有益的经验和参考。

    标签: 并联电容器组 相控 技术研究

    上传时间: 2013-04-24

    上传用户:diets

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost