纯组合逻辑构成的乘法器虽然工作速度比较快
纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位...
底层逻辑技术资料
📦 资源总数：3570
💻 源代码：5198
📚 底层逻辑全部资料 (3570个)
集中讲述所有语言范型通用的传统技术和高级技术,使读者具备现代编译程序构造所需的技能.涵盖了所有主要的程序设计语言类型-命令式,面向对象,函数式,逻辑式和分布式语言.通过大量实例进行说明,直观易懂.
集中讲述所有语言范型通用的传统技术和高级技术,使读者具备现代编译程序构造所需的技能.涵盖了所有主要的程序设计语言类型-命令式,面向对象,函数式,逻辑式和分布式语言.通过大量实例进行说明,直观易懂....
数字逻辑课程设计 数字逻辑课程设计
数字逻辑课程设计 数字逻辑课程设计...
SMAL是short message abstract library的缩写,是由风起水流软件工作室（www.zealware.com）开发的一个支持短信网关系统开发的C++底层抽象接口库
SMAL是short message abstract library的缩写,是由风起水流软件工作室（www.zealware.com）开发的一个支持短信网关系统开发的C++底层抽象接口库，通过对移动...
夏宇闻著作：从算法设计到硬线逻辑的实现,讲解比较详细
夏宇闻著作：从算法设计到硬线逻辑的实现,讲解比较详细，是一本不错的参考资料...
课程设计 一个简单主机的设计 1、拟定指令系统 2、确定总体结构 3、逻辑设计 4、确定控制方式 5、分调 6、统调 全部框图
课程设计 一个简单主机的设计 1、拟定指令系统 2、确定总体结构 3、逻辑设计 4、确定控制方式 5、分调 6、统调 全部框图...
秒表的逻辑结构比较简单
秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信...
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试...
时尚数码平台登录模块 strut2+hibernate整合 四层架构 底层数据库层 DAO server层 表现层
时尚数码平台登录模块 strut2+hibernate整合 四层架构 底层数据库层 DAO server层 表现层...
虚拟I2C总线汇编程序软件包 I2C 软件包的底层子程序
虚拟I2C总线汇编程序软件包 I2C 软件包的底层子程序，使用前要定义好SCL和SDA。在标准80C51模式（12 Clock）下,对主频要求是不高于12MHz(1个机器周期1us)若Fosc>...