能精确计算C语言延时程序中延时时间的小工具
上传时间： 2013-07-29
上传用户：357739060
11201频率计算器含有多种频率计算工具，有LC谐振频率计算软件，RC谐振频率计算工具，并含有多种软件
上传时间： 2013-07-26
上传用户：mj16166
电容充放电时间计算公式电容充放电时间计算公式
上传时间： 2013-07-07
上传用户：电子世界
阻抗计算工具， 比较方便实用，阻抗计算工具， 比较方便实用，
上传时间： 2013-07-30
上传用户：ziyu_job1234
ADS7824是美国BB公司生产的12位开关电容式逐次逼近型模/数转换芯片.它具有与CPU的并行/串行接口,功耗低,片上资源丰富,接口灵活等特点.文中详细介绍了ADS7824的工作原理、引脚定义、工作
上传时间： 2013-07-08
上传用户：yy307115118
本文的目的就是研究如何应用FPGA这种大规模的可编程逻辑器件实现CCD（Charge Coupled Device，电荷耦合器件）数字图像的实时采集及预处理。基于对实时图像处理系统的研究与设计，本文主要研究工作及成果如下： 1.本论文详细的介绍了图像采集卡的结构和基本工作原理。同时，针对高分辨率的CCD摄像机，探讨了有关点目标与CCD像元一一对应的图像采集及其硬件和软件设计方法。 2.本文分析了星图中弱小目标、噪声以及背景的特点，给出了点目标的场景图像的数学模型及复杂背景下点目标检测的预处理方法。针对星图灰度分布的特点，采用高斯低通滤波算法和高通滤波算法对星图进行预处理，同时还对图像扫描聚类算法进行了研究与分析。 3.数字信号处理器常常因为在复杂性、运算速度等方面的限制，难以实时的实现复杂的检测算法。本文采用FPGA技术，实现了复杂背景下弱点目标的预处理算法，解决了计算、数据缓冲和存储操作协调一致的问题，同时采用并行高密度加法器和流水线的工作方式，使整个系统的数据交换和处理速度得以很大的提高，合理的解决了资源和速度之间的相互制约问题，并在实际中取得满意的结果。
上传时间： 2013-07-03
上传用户：wang5829
加密算法一直在信息安全领域起着无可替代的作用,它直接影响着国家的未来和发展.随着密码分析水平、芯片处理能力和计算技术的不断进步,原有的数据加密标准(DES)算法及其变形的安全强度已经难以适应新的安全需要,其实现速度、代码大小和跨平台性均难以继续满足新的应用需求.在未来的20年内,高级加密标准(AES)将替代DES成为新的数据加密标准.高级加密标准算法是采用对称密钥密码实现的分组密码,支持128比特分组长度及128比特、192比特与256比特可变密钥长度.无论在反馈模式还是在非反馈模式中使用AES算法,其软件和硬件对计算环境的适应性强,性能稳定,密钥建立时间优良,密钥灵活性强.存储需求量低,即使在空间有限的环境使用也具备良好的性能.在分析高级加密标准算法原理的基础上,描述了圈变换及密钥扩展的详细编制原理,用硬件描述语言(VHDL)描述了该算法的整体结构和算法流程.详细论述了分组密码的两种运算模式(反馈模式和非反馈模式)下算法多种体系结构的实现原理,重点论述了基本体系结构、循环展开结构、内部流水线结构、外部流水线结构、混合流水线结构及资源共享结构等.最后在XILINX公司XC2S300E芯片的基础上,采用自顶向下设计思想,论述了高级加密标准算法的FPGA设计方法,提出了具体模块划分方法并对各个模块的实现进行了详细论述.圈变换采用内部流水线结构,多个圈变换采用资源共享结构,密钥调度与加密运算并行执行.占用芯片面积及引脚资源较少,在芯片选型方面具有很好的适应性.
上传时间： 2013-06-20
上传用户：fairy0212
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
随着计算机与信息技术的发展，生物特征识别技术受到了广泛的关注。指纹识别是生物特征识别中的一项重要内容，一直以来是国内外的研究热点。 嵌入式自动指纹识别是指指纹识别技术在嵌入式系统上的应用。传统的嵌入式自动指纹识别系统多采用单片DSP或MIPS处理器来完成算法，由于DSP或MIPS处理器只能根据程序顺序执行，在指纹匹配过程中只能和整个库中的指纹进行一一匹配，因此这类系统在处理较大指纹库时下匹配时间相当长。为了克服这个缺点，本文构建了浮点DSP和FPGA协同处理构架的硬件平台，充分利用DSP在计算上的精确度和FPGA并行处理的特点，由DSP和FPGA共同处理匹配算法。 本文的主要工作如下： 1．设计了一个硬件系统，包括DSP处理器、FPGA、指纹传感器、人机交互接口和USB1.1接口。同时，还设计了各硬件模块的驱动程序，为应用程序提供控制接口。由于系统中DSP工作频率为300MHz，其中某些器件的工作频率达到了100MHz，因此本文还给出了一些信号完整性分析和PCB设计经验。 2．编写了Verilog程序，在FPGA中实现了9路指纹的并行匹配。由于FPGA本身的局限性，实现原有匹配算法有很大困难。在简化原有匹配算法的基础上本文提出了便于FPGA实现“粗匹配”算法。此外，还设计了用于和DSP通信的接口模块设计。 3．完成了系统应用程序设计。在使用uC/OS-Ⅱ实时操作系统的基础上设计了各系统任务，通过调用驱动程序控制和协调各硬件模块，实现了自动指纹识别功能。为了便于存放指纹特征信息，设计了指纹库数据结构，实现了指纹库添加、删除、编辑的功能。 最终，本系统实现了高效、快速的进行指纹识别，各模块工作稳定。同时，模块化的软硬件设计使本系统便于进行二次开发，快速应用于各种场合。
上传时间： 2013-06-05
上传用户：guanliya
TIL300 TIL300A应用主要问题（包括工作状态，运放的选择和阻值的计算）的考虑14
上传时间： 2013-04-24
上传用户：libinxny
