许多资料上都写有UC3842/3的频率计算公式，有的资料上为：1.72/Rt×Ct；也有的资料上为： 1.8/Rt×Ct，其实这些公式都为近似值，条件为
上传时间： 2013-06-12
上传用户：telukeji
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间： 2013-06-29
上传用户：gokk
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法，对这些算法的硬件结构设计进行优化并利用FPGA实现，而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。 测试结果表明，系统的误码率达到了工程标准的要求，从而验证了译码器设计的可靠性，同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。
上传时间： 2013-07-30
上传用户：13913148949
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
网络带宽依然在不断增长（尤其是在本地网），最后一公里的高速接入日益普及;另一方面的情况是大容量的磁盘、FLASH移动存储盘和激光盘的容量不断增大，使得传送和储存数据的成本不断地下降。不仅使人发问：我们孜孜不倦的搞视频压缩高级算法还有多少意义？我们可以看到，算法的复杂性日益增加，但性能的提高却接近边缘。 是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。无线频谱这种稀缺资源的有限性决定了我们必须继续对视频压缩技术进行研究。即使伴随UMTS/IMT2000的到来，移动终端可以获得的数据速率也限制在144Kbit/s，在微蜂窝的时候最高能达到的速率上限也在2Mbit/s。144Kbit/s的速率对于较高质量的视频传输来讲，仍然是有限的。因此，可以预见，移动终端的空中接口这个瓶颈使得我们必须继续进行视频压缩。 另一方面，移动终端领域开发视频压缩算法，在其低功耗和实时性要求下，也是异常困难的。为了减少计算的复杂性和运动估计的功耗，业界提出了许多快速算法，例如2-D的对数搜索，三步搜索，联合搜索。尽管这些方法减少了功耗，其结果是视频压缩性能的降低，因为这些算法的本质是减少了运动搜索的空间。为了实现运动搜索的低功耗，在电路领域又提出了搜索窗口和时钟管理的措施。但这些方法都是在牺牲视频压缩比性能的基础进行的折中，并没有强调算法映射结构上做出处理。 本论文提出了一种新的解决MPEG-4运动估计运算的低功耗实时处理器架构。其基础是采用了心肌阵列并行处理技术和低功耗控制电路。运动估计的繁复运算通过心肌阵列分布式运算得到有效处理。从理论上看，心肌阵列有其简单易理解性，然后，由于FPGA的互联网络有限性，设计这样一个阵列仍有许多值得注意的问题。论文提出使用保守近似处理在全局运动估计中减少功耗，其本质是消除不必要的冗余运算。宏块的最小误差匹配是一个典型的串行操作过程。论文新提出的方法是在进行绝对匹配前使用保守计算，如果保守误差值与最小误差差别过大，则不进行绝对误差计算。 总的说来，论文实现了两个目标：通过心肌阵列实现了实时的运动估计编码，通过在算法层次引入控制电路，降低运动估计电路的功耗。
上传时间： 2013-06-23
上传用户：lacsx
包括各种运放的典型电路与计算公式，很有用
上传时间： 2013-04-24
上传用户：lhc9102
单相交流串励电动机由于启动转矩大、转速高、体积小等一系列的特点，在电动工具、家用电器，尤其是小家电和吸尘器上获得了十分广泛的应用。论文对单相交流串励电动机的发热和振动特性进行研究。 在第二章，通过讨论电机的发热理论及其影响因素，结合实际建立了数学模型，推导得出一个工程上比较实用的公式，用来计算马达堵转时的温升，还编写了一个电脑程序来仿真计算马达堵转时的温升。 在第三章，讨论了电机转子和支撑组成的振动系统在多自由度和各种情况下的振动。应用杜哈梅积分式和傅立叶分析法将机械振动和电磁干扰联系起来，将机械振动问题转化为二阶电路的问题来进行处理。并且提出观点：1.先测量出机械振动的频谱图或电磁噪音的Db-Freq频谱图，再用反傅立叶分解的方法将它们合成，得到周期性的激励的形状。2.由激励(力信号或电信号)所产生的波在弦内进行传播，信号经过衰减，辐射，在边界处反射，然后跟下一列波迭加，直到成为稳定的干扰信号。 在第四章，对样机进行测试，并和电脑仿真结果进行了比较。结果表明二者的偏差在2.5％以内。
上传时间： 2013-07-31
上传用户：csgcd001
横向磁通电机是近些年来出现的一种新型结构的电机，由于其转矩密度和功率密度大的优点受到了广泛的关注，但我国对该种电机的研究尚处于起步阶段。 本课题是国家863计划项目——“新型稀土永磁电机设计与集成技术(课题编号：2002AA324020)”中有关横向磁通永磁同步电动机的部分。本课题的目标就是要充分发挥横向磁通电机功率密度和转矩密度大的优点，克服其功率因数低的缺点，对横向磁通永磁同步电动机的磁场进行计算、分析，找出功率因数偏低的原因，并提出相应的改进方法和建议。在此基础上进行样机的研制，对理论成果进行验证，并力争样机在性能和工艺指标上有所突破，部分指标达到国际领先水平。 本文介绍了横向磁通永磁电机的特点及运行原理，并按照不同的分类方式介绍了横向磁通电机的各种结构。三维磁场的有限元计算十分复杂、计算量大，因此传统电机均采用简化的二维磁场进行计算。但是横向磁通电机由于结构特殊，无法采用简化的二维磁场的计算方法进行分析。因此本文利用ANSYS软件建立了样机模型，对样机进行了三维电磁场分析。在电磁场计算的基础上，进行了电机空载反电势，空载漏磁系数，电磁转矩等相关参数的计算，讨论了横向磁通永磁同步电动机的结构变化对参数的影响。本文特别针对横向磁通永磁电机功率因数较低这一问题进行了分析，找出了功率因数偏低的原因，提出了相应的改善方法和建议，对横向磁通电机的理论研究和设计应用分析方法进行了探讨。本文利用电磁场计算的结果，完成了电机运行特性仿真，克服了采用传统磁路等效的方法带来的误差。最后，通过与样机测试结果的对照研究，验证和完善分析方法，并为进一步获得性能更加优异的样机奠定了基础。
上传时间： 2013-04-24
上传用户：a296386173
