一个带overflow功能的加法器的实现
一个带overflow功能的加法器的实现,采用Matlab+Simulink...
一个带overflow功能的加法器的实现,采用Matlab+Simulink...
一个基于Matlab+Simulink的带Rounding功能的加法器实现...
一个基于Matlab+Simulink的复数加法器实现...
两个浮点数相加的加法器,使用verilog编写...
VHDL的N位加法器,非常的好用,经过仿真验证的!...
60进制加法器 本人自己编的,已通过老师检验,如有不足之处请多多指教...
本程序是采用数据结构的算法实现一元稀疏多项式加法器的功能...
最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述...
1、 掌握VHDL的结构以及实例的编程; 2、 学会使用QuartusⅡ平台的开化; 3、 设计一个2位BCD码加法器。...
Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档...