并联输出全部资料 - 虫虫开发者社区

2013-07-07 87 并联输出

并/串转换器即并行输入、串行输出转换器，例如一个8bit输入的并/串转换器，输出时钟频率是输入时钟频率的8倍，输入端一个时钟到来，8个输入端口同时输入数据；输出端以8倍的速度将并行输入的8bit串行输出，至于从高位输出还是从低位输出，可以再...

2014-01-21 149 并联输出

实现开漏输出的并口，支持3.3V或5V，支持FPGA 的PS 配置功能。8位配置数据自动移位输出，输入时钟24MHz，产生1MHz配置时钟。8位CPU数据总线接口， 11位地址总线。支持IO 的置位清除功能。

2013-12-14 177 并联输出

该论文主要说明IGBT并联的应用，在的PEBB的设计

2025-01-02 3 并联输出

使用matlab编辑文本并输出，作为Parmela的输入文件，同时通过matlab的Dos功能执行粒子模拟计算，节约时间。

2017-02-09 70 并联输出

2014-01-15 40 并联输出

并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）

2013-12-21 197 并联输出

绘出DSB解调器的输出并给出功率为其0.001，0.01，0.05，0.1和0.3倍的白高斯噪声存在的情况下解调器的输出

2016-08-21 196 并联输出

2013-12-19 142 并联输出

读图并输出图的邻接链表，输入两个结点，用广度优先寻找它们之间的最短路径并输出，并判断其是否是树，是否连通，是否有环，有要打印出来环．

2015-08-23 121 并联输出

并联输出