Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上达到均衡； （2）包括低功耗6G和10G串行收发器； （3）总功耗比6G Arria II FPGA低40%； （4）丰富的硬核IP模块，提高了集成度 （5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。
上传时间： 2013-10-21
上传用户：lht618
PCI-PCI 桥启动时，一般需要从EEPROM 预读取配置数据。更改EEPROM中的数据一般需要专用的烧结器，这给调试过程带来不便。尤其是采用表贴封装的EEPROM。本文以Intel 公司的Dec21554PCI-PCI 桥为例，介绍一种在线读写EEPROM 的方法。EEPROM选用的是ATMEL 公司生产的AT93LC66，4Kbit，按512×8bit 组织。
上传时间： 2013-11-08
上传用户：trepb001
随着现代电子科技的发展, 大规模集成电路迅速普及，芯片逐渐向高速化和集成化方向发展, 其体积越来越小，频率越来越高，电磁辐射随其频率的升高成平方倍增长，使得各种电子设备系统内外的电磁环境愈加复杂,对PCB 设计中的电磁兼容技术要求更高。PCB 电磁兼容设计是否合理直接影响设备的技术指标，影响整个设备的抗干扰性能，直接关系到整个系统的可靠性和稳定性。
上传时间： 2013-10-21
上传用户：透明的心情
针对飞机舱门气动加载试验的特点，分析了21个加载通道的测控要求，应用分布式控制方案，采用上下位机结构；选用PCI板卡及合理的调理电路设计，完成了下位机的采集通信功能；上位机中，在labWindows／CVl平台下实现了了监督控制与数据采集，利用多线程机制及多媒体定时器技术，保证了多通道分布式系统中的实时性要求，该电气设计在地面模拟飞行试验中工作良好，充分满足了试验的各项指标要求。
上传时间： 2013-11-21
上传用户：
好
上传时间： 2013-11-09
上传用户：宋桃子
交通灯： 1. 因为本设计是交通灯的控制，所以要先了解实际交通灯的变化规律。假设一个十字路口为东西南北走向。初始状态0为东西红灯，南北红灯。然后转状态1南北绿灯通车，东西红灯。过一段时间转状态2，南北绿灯闪几次转亮黄灯，延时几秒，东西仍然红灯。再转状态3，东西绿灯通车，南北红灯。过一段时间转状态4，东西绿灯闪几次转亮黄灯，延时几秒，南北依然红灯。最后循环至状态1。 2. 双色LED是由一个红色LED管芯和一个绿色管芯封装在一起，公用负端。当红色正端加高电平，绿色正端加低电平，红灯亮；红色正端加低电平，绿色正端加高电平，绿灯亮；两端都加高电平，黄灯亮。 急救车和交通灯： 中断服务程序的关键是：1. 保护进入中断时的状态，并在推出中断之前恢复进入时的状态；2. 必须在中断程序中设定是否允许中断重入，即设置EX0位。 本设计使用了INT0中断，一般中断程序进入时应保护 PSW，ACC以及中断程序使用但非其专用的寄存器。本设计中的INT0程序保护了PSW，ACC，2等三个寄存器并且在退出前恢复了这三个寄存器。另外中断程序中涉及到关键数据的设置时应关中断，及设置时不允许重入。本设计中没有涉及这种情况。 name:trled1.asm trled2.asm
上传时间： 2014-01-05
上传用户：凌云御清风
本文主要描述了PHS短消息网关技术规范V2.0对V1.0版本内容所做的修改，并对PHS短消息网关技术规范V2.0中部分内容的技术要求做了补充说明，以备参考。
上传时间： 2014-10-26
上传用户：myworkpost
Web 应用程序日渐复杂，对它们的测试工作也变得越来越重要。有很多测试技术可供你选择使用。例如，在 2005 年 4 月份的 MSDN 杂志中，我描述了一个基于 JScript 的简单系统，它使用 IE 的文档对象模型(Internet Explorer Document Model)来完整地测试某个 Web 应用程序的用户界面。这个技术很有效，但是在几个方面存在着缺陷。我的一些同事问我是否能使用 .Net 框架编写功能更强，但仍然是轻量级的 Web 应用程序用户界面自动化测试程序。在这个月的专栏文章中，我将向你们展示怎样达到这个目的。这个低层技术要求直接调用
上传时间： 2013-12-17
上传用户：WMC_geophy
利用SPCE061A 单片机、SPR 模组、液晶1602 制作音乐盒播放器，要求具有下述功能： 1. 可以实现多首音乐的播放； 2. 可以实现音乐播放的开始、停止、暂停、上一首、下一首功能； 3. 在播放音乐时可以在液晶1602 上显示均衡效果； 4. 具有友好的用户界面 1.2 扩展要求 1. 可以实现音乐的音量控制； 2. 具有USB 功能，可以实现语音资源的更新
上传时间： 2013-12-27
上传用户：731140412
用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出
上传时间： 2014-11-24
上传用户：haohaoxuexi
