USB2.0 摄像头微处理器支持高速USB2.0 接口，内嵌强劲的图像后处理单元，JPEG 高速编译码器，支持高达200 万像素的CMOS 传感器接口和CCD 传感器接口，处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能，这不仅大大加强了显示效果，提高了画面的品质，更拓展了PC 摄像头的应用领域，如增强的实时视频聊天功能和门禁监测系统。关键词：USB2.0，微控制器，硬件设计1．引言USB2.0 摄像头微处理器支持高速USB2.0 接口，内嵌强劲的图像后处理单元，JPEG 高速编译码器，支持高达200 万像素的CMOS 传感器接口和CCD 传感器接口，处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能，这不仅大大加强了显示效果，提高了画面的品质，更拓展了PC 摄像头的应用领域，如增强的实时视频聊天功能和门禁监测系统。主要功能：USB2.0 高速传输并兼容USB1.1；高速图像后处理单元；JPEG 高速编译码器；VGA 下30 帧／秒高速传输；CMOS／CCD 接口；内置8 比特微控制器。不仪具备以上的先进特性，还拥有以下多种可扩展性：多个GPIO 接口为增加连拍、LED 指示灯、快捷键等功能提供了无限可能；USB2.0 兼容USB1.1，为摄像头的广泛的使用增加了保障；支持多种操作系统，如64-bit Window，Windows XP，Linux，Mac，VxWorks,WinCE等等。以下就是对USB2.0 摄像头微处理器的硬件设计方法及外围电路分布的介绍。2．系统硬件设计2.1 振荡器USB2.0 摄像头微处理器的钟频是12MHz，外部时钟频率稳定性必须小于±50ppm。图1 是振荡器电路的设计参考图。
上传时间： 2014-01-16
上传用户：dumplin9
针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点，本文对传统的Max-Log-Map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图，便于DSP实现；将原始帧均分为多个子块，设计子块间的并行运算以减小系统延迟；子块内采取进一步地优化措施，以减小数据存储量并提高译码速率。在DSP C6416平台上的仿真结果表明了算法的可实现性与可靠性。
标签： Max-Log-Map DSP 译码算法
上传时间： 2013-11-08
上传用户：a296386173
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-21
上传用户：JIMMYCB001
摘 要：研究一种基于FPGA的多路视频合成系统。系统接收16路ITU656格式的视频数据，按照画面分割的要求对视频数据流进行有效抽取和帧合成处理，经过视频编码芯片转换成模拟信号输出到显示器，以全屏或多窗口模式显示多路视频画面。系统利用FPGA的高速并行处理能力的优势，应用灵活的的多路视频信号的合成技术和数字图像处理算法，实现实时处理多路视频数据。
上传时间： 2014-12-05
上传用户：jiangfire
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2013-11-10
上传用户：sjb555
为了对中频PCM信号进行直接解调，提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中，采用大规模的FPGA芯片对位帧同步器进行了融合，便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。
上传时间： 2013-12-17
上传用户：ddddddos
在点对多点主从通信系统中,需要合适的接口形式和通信协议实现主站与各从站的信息交换。RS -485 接口是适合这种需求的一种标准接口形式。当选择主从多点同步通信方式时,工作过程与帧格式符合HDLC/SDLC协议。介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片操作简单、体积小、功耗低、可靠性高,极具实用价值。
上传时间： 2013-11-02
上传用户：zhf01y
信息处理机(图1)用于完成导弹上多路遥测信息的采集、处理、组包发送。主要功能包括高速1553B总线的数据收发、422接口设备的数据加载与检测、多路数据融合和数据接收、处理、组包发送的功能。其中，总线数据和其他422接口送来的数据同时进行并行处理;各路输入信息按预定格式进行融合与输出;数据输出速率以高速同步422口的帧同步脉冲为源，如果高速同步422口异常不影响总线数据和其它422口的数据融合与输出功能。在CPU发生异常或总线数据异常时不影响其它422口数据的融合与输出功能;能够对从总线上接收的数据进行二次筛选、组包，并发送往总线，供其它设备接收。
上传时间： 2013-11-22
上传用户：suicone
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。
上传时间： 2013-12-03
上传用户：aa54
