虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

带<b>磁编码器</b>

  • 图象压缩系统中熵编解码器的FPGA设计及实现

    随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景,对熵编码器和解码器的硬件实现进行探讨,给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性,从而保证了编码的正确性。而在实现并行的huffman解码器时,解码算法充分利用了规则化码书带来的码字的单调性,及在特定长度码字集内码字变化的连续性,将并行解码由模式匹配转换为算术运算,提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上,结合针对DC子带的预测编码,针对直流子带的游程编码,能够对图像压缩系统中经过DWT变换,量化,扫描后的数据进行正确的编码。同时,在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块,进一步处理。在本文介绍的设计方案中,按照自顶向下的设计方法,对星载图像压缩系统中的熵编解码器进行分析,进而进行逻辑功能分割及模块划分,然后分别实现各子模块,并最终完成整个系统。在设计过程中,用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真,同时还采用modelsim仿真工具和symplicity的综合工具,验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M,在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M,吞吐量可达到2500Mbps,也能满足性能要求。仿真验证的结果表明:设计能够满足性能要求,并具有一定的使用价值。

    标签: FPGA 图象压缩

    上传时间: 2013-05-19

    上传用户:吴之波123

  • IEEE80211a物理层关键技术研究——FIR滤波器与Viterbi译码器的FPGA实现

    无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASIC器件FPGA,设计实现了物理层基带处理的关键模块,为今后形成具有自主知识产权的IP核奠定了基础.该文研究内容得到了天津市信息化办公室"宽带无线局域网关键技术研究"项目经费的支持.该文在对IEEE 802.11a协议深入研究的基础上,提出了物理层的实现方案和功能模块划分.重点研究了实现基带处理的关键模块:FIR滤波器、卷积码编码器以及(2,1,7)Viterbi译码器的实现算法和硬件结构.在Viterbi译码器的设计中,

    标签: Viterbi 80211a 80211 IEEE

    上传时间: 2013-06-19

    上传用户:xinzhch

  • 基于FPGA的MJPEG编码器

    在视频传输系统中,最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式,通过前端图像采集芯片输出标准的4:2:2格式的图像流,在XILINX公司的SPARTAN IIE芯片下压缩,获得了良好效果,压缩比达到10:1。中间的各个环节同MATLAB下同等压缩相比,除了精度上有点差别外,基本一致。同专用芯片相比,比专用芯片灵活得多,FPGA内部全部是可编程,烧写不同的程序便可实现不同的压缩。同DSP相比,压缩时间极大的提高,同周霖的“基于DSP技术的静态图像压缩编码”一文中编码所需的时间进行比较(DCT变换消耗4224个指令,量化Z排序耗960指令,huffman编码至少耗1400指令),假设令其采用6000系列DSP,指令周期为6ns,运算速度为1336MIPS。压缩一个8*8DCT块,采用高档的DSP,消耗39tJs,而采用27M的FPGA只需6us,若采用FPGA内部自带的DLL将时钟倍频到54M,则只需要3us.本设计同传统的压缩实现方式相比,在速度和灵活性上有了极大的提高。

    标签: MJPEG FPGA 编码器

    上传时间: 2013-04-24

    上传用户:TI初学者

  • 基于FPGA实现OFDM基带调制系统

    本文对OFDM基带调制解调系统的:FPGA设计进行了研究和论述,重点实现其中的RS码编、译码模块和基带成形滤波器模块。本文首先介绍了OFDM调制的原理和OFDM基带调制解调系统的总体设计,以及FPGA设计的基本原则。接着介绍了RS码的编码原理和时域迭代译码算法,在此基础上设计实现RS码编码器和译码器。然后介绍了成形滤波的原理和多种实现成形滤波器的结构,采用多相结构设计实现了平方根升余弦滚降滤波器。

    标签: FPGA OFDM 基带 调制系统

    上传时间: 2013-06-11

    上传用户:TF2015

  • 基于MATLAB的B样条小波程序的实现

    · 摘要:  MATLAB是一种建立在向量、数组、矩阵基础上,面向科学和工程计算的高级语言,为科学研究和工程计算提供了一个方便有效的工具.该文简要介绍了B样条和B样条小波的构成,并利用MATLAB语言编写了绘制任意阶B样条和B样条小波图形的程序.  

    标签: MATLAB 程序

    上传时间: 2013-04-24

    上传用户:sqq

  • 剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 (email: xieyubo@126.com 网址:http://purec.b

    剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 (email: xieyubo@126.com 网址:http://purec.binghua.com) (QQ:13916830 哈工大紫丁香BBSID:iamxiaohan) 前言 这两天翻看一本C 语言书的时候,发现上面有一段这样写到 例:将同一实型数分别赋值给单精度实型和双精度实型,然后打印输出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“%f\n%f\n”,a,b) } 运行结果如下:

    标签: Version xieyubo Intel email

    上传时间: 2013-12-25

    上传用户:徐孺

  • 带运动估计的时域滤波

    带运动估计的时域滤波,一种基于小波的运动估计方法,可以有效的去除视频流的帧间冗余。与传统的帧参考模式的运动估计相比,没有错误漂移现象。内含编码器和解码器。

    标签: 运动估计 时域 滤波

    上传时间: 2015-11-10

    上传用户:2525775

  • 问题描述 序列Z=<B

    问题描述 序列Z=<B,C,D,B>是序列X=<A,B,C,B,D,A,B>的子序列,相应的递增下标序列为<2,3,5,7>。 一般地,给定一个序列X=<x1,x2,…,xm>,则另一个序列Z=<z1,z2,…,zk>是X的子序列,是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。 给定2个序列X和Y,当另一序列Z既是X的子序列又是Y的子序列时,称Z是序列X和Y的公共子序列。 你的任务是:给定2个序列X、Y,求X和Y的最长公共子序列Z。

    标签: lt 序列

    上传时间: 2014-01-25

    上传用户:netwolf

  • 使用51单片机,keil C编码的

    使用51单片机,keil C编码的,为前女友所做的音乐盒程序。可以使用自带的音乐转换器,转换任意一首歌。使用中断1键可以换歌。

    标签: keil 51单片机 编码

    上传时间: 2013-12-22

    上传用户:vodssv

  • 1.推动教育学发展的内在动力是( D)的发展。A.教育规律 B.教育价值 C.教育现象 D.教育问题 2.提出“泛智”教育思想

    1.推动教育学发展的内在动力是( D)的发展。A.教育规律 B.教育价值 C.教育现象 D.教育问题 2.提出“泛智”教育思想,探讨“把一切事物教给一切人类的全部艺术”的教育家是( B)A.培根 B.夸美纽斯 C.赫尔巴特 D.赞可夫

    标签: A. B. C. D.

    上传时间: 2017-01-06

    上传用户:1427796291