希赛
希赛技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
资源总数
500
希赛 全部资料 500 份
基于FPGA的象棋赛计时器
用FPGA为核心器件,用VHDL为设计手段设计并制作一个用于棋类比赛的计时钟系统,功能要求如下: 1. 该计时钟可分别完成甲乙对规定用时的计时和规定时间用完后的读秒计时。 2. 规定甲乙双方各有1小时比赛规定用时,分别设计各方的用时定时...
2026-03-20
2
2014年TI杯大赛小车源码
帮助开发者快速上手STM32小车项目,掌握LDC1000金属检测模块的实现方式。通过舵机扫描与蜂鸣报警逻辑,让你轻松掌握嵌入式硬件设计核心技巧。
2026-02-19
2