资源详细信息
基于FPGA的象棋赛计时器 - 资源详细说明
用FPGA为核心器件,用VHDL为设计手段设计并制作一个用于棋类比赛的计时钟系统，功能要求如下：
1. 该计时钟可分别完成甲乙对规定用时的计时和规定时间用完后的读秒计时。
2. 规定甲乙双方各有1小时比赛规定用时，分别设计各方的用时定时器，并用数码管显示各方已用的分、秒从59：:00～00:00，计时间隔为1S。
3.1小时规定时间用完后，每方限定在30秒内必须下出一步棋，此时定时器将完成对读秒时间的30S倒计时，并数码管显示此时过程29～00。若计时到零，则发生警报信号该方超时负。
4.各定时器设置计时暂停/继续键，在规定时间计时时，该键的作用为暂停本方计时，并继续对方计时；在读秒时间计时时，该键的作用为复位本方计时起始点29S，并启动对方定时器。
设置系统复位键，比赛结束时，按该键使各方的定时器均复位到规定时间59：00，以便重新开始比赛。
立即下载 基于FPGA的象棋赛计时器
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →