基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-05-24
上传用户：gyq
一、应用可靠性概念 1、可靠性概念 2、固有可靠性与应用可靠性 3、易产生应用可靠性问题的器件 4、使用应力对可靠性的影响 二、电子元器件的选用 1、电子元器件的质量等级 2、电子元器件的选择要点 3、电子元器件的最大额定值 4、电子元器件的降额应用 三、电子元器件的可靠性应用 1、电子元器件的防浪涌应用 2、电子元器件的防静电应用 3、电子元器件的防干扰应用 4、CMOS群件的防闩锁应用 四、电子元器件的EMC应用 1、干扰来源及传播路径 2、接地与屏蔽 3、滤波 4、电缆及终端 5、差分 6、软件抗干扰 五、可靠性防护元件 1、TVS二极管 2、压敏电阻 3、PTC与NTC热敏电阻 4、专用防护元件 六、电子线路的可靠性设计 1、简化设计 2、容差与漂移设计 3、冗余设计 4、低功耗设计 5、潜在通路分析 6、电磁兼容设计 7、均衡设计 七、印制电路版的可靠性设计 1、PCB的布局设计 2、PCB的布线设计 3、PCB的热设计 4、PCB的装配 八、噪声测试作为应用可靠性保证手段 1、噪声与可靠性的关系 2、噪声用于寿命评估 3、噪声用于可靠性筛选 4、噪声用于应力损伤的早期预测
上传时间： 2013-07-28
上传用户：mh_zhaohy
一、应用可靠性概念 1、可靠性概念 2、固有可靠性与应用可靠性 3、易产生应用可靠性问题的器件 4、使用应力对可靠性的影响 二、电子元器件的选用 1、电子元器件的质量等级 2、电子元器件的选择要点 3、电子元器件的最大额定值 4、电子元器件的降额应用 三、电子元器件的可靠性应用 1、电子元器件的防浪涌应用 2、电子元器件的防静电应用 3、电子元器件的防干扰应用 4、CMOS群件的防闩锁应用 四、电子元器件的EMC应用 1、干扰来源及传播路径 2、接地与屏蔽 3、滤波 4、电缆及终端 5、差分 6、软件抗干扰 五、可靠性防护元件 1、TVS二极管 2、压敏电阻 3、PTC与NTC热敏电阻 4、专用防护元件 六、电子线路的可靠性设计 1、简化设计 2、容差与漂移设计 3、冗余设计 4、低功耗设计 5、潜在通路分析 6、电磁兼容设计 7、均衡设计 七、印制电路版的可靠性设计 1、PCB的布局设计 2、PCB的布线设计 3、PCB的热设计 4、PCB的装配 八、噪声测试作为应用可靠性保证手段 1、噪声与可靠性的关系 2、噪声用于寿命评估 3、噪声用于可靠性筛选 4、噪声用于应力损伤的早期预测
标签： 应用可靠性
上传时间： 2013-04-24
上传用户：刺猬大王子
RealView Developer Suite工具是ARM公司是推出的新一代ARM集成开发工具。支持所有ARM 系列核，并与众多第三方实时操作系统及工具商合作简化开发流程。开发工具包含以下组件： ? 完全优化的ISO C/C++编译器 ? C++ 标准模板库 ? 强大的宏编译器 ? 支持代码和数据复杂存储器布局的连接器 ? 可选 GUI调试器 ? 基于命令行的符号调试器(armsd) ? 指令集仿真器 ? 生成无格式二进制工具、Intel 32位和Motorola 32位ROM映像代码
上传时间： 2013-08-02
上传用户：梦不觉、
从生产制作工艺的角度介绍了多层印制电路板(以下简称多层板)设计时应考虑的主要因素,阐述了外形与布局,层数与厚度,孔与焊盘,线宽与间距的影响因素,设计原则及其计算关系.文中结合生产实践对重
上传时间： 2013-05-25
上传用户：wdq1111
PADS基础入门视频教程 1、PADS Layout的目标嵌入.avi 2、创建PCB封装.avi 3、创建管脚封装.avi 4、导线的连接.avi 5、绘制图形.avi 6、基本元器件的放置.avi 7、建立覆铜的外边框.avi 8、手动布线.avi 9、手工布局.avi 10、缩放操作.avi 11、颜色参数设置.avi 12、在多板向导中建立多板项目的方法.avi
上传时间： 2013-06-29
上传用户：han0097
遗传算法是基于自然选择的一种鲁棒性很强的解决问题方法。遗传算法已经成功地应用于许多难优化问题，现已成为寻求满意解的最佳工具之一。然而，较慢的运行速度也制约了其在一些实时性要求较高场合的应用。利用硬件实现遗传算法能够充分发挥硬件的并行性和流水线的特点，从而在很大程度上提高算法的运行速度。 本文对遗传算法进行了理论介绍和分析，结合硬件自身的特点，选用了适合硬件化的遗传算子，设计了标准遗传算法硬件框架；为了进一步利用硬件自身的并行特性，同时提高算法的综合性能，本文还对现有的一些遗传算法的并行模型进行了研究，讨论了其各自的优缺点及研究现状，并在此基础上提出一种适合硬件实现的粗粒度并行遗传算法。 我们构建的基于FPGA构架的标准遗传算法硬件框架，包括初始化群体、适应度计算、选择、交叉、变异、群体存储和控制等功能模块。文中详细分析了各模块的功能和端口连接，并利用硬件描述语言编写源代码实现各模块功能。经过功能仿真、综合、布局布线、时序仿真和下载等一系列步骤，实现在Altera的Cyclone系列FPGA上。并且用它尝试解决一些函数的优化问题，给出了实验结果。这些硬件模块可以被进一步综合映射到ASIC或做成IP核方便其他研究者调用。 最后，本文对硬件遗传算法及其在函数优化中的一些尚待解决的问题进行了讨论，并对本课题未来的研究进行了展望。
上传时间： 2013-07-22
上传用户：谁偷了我的麦兜
在3G移动通信网络建设中，如何实现密集城区的无线网络覆盖是目前基站的发展方向。目前网络覆盖理念的核心思想就把传统宏基站的基带处理和射频部分分离，分成基带处理单元和射频拉远单元两个设备，这样既节省空间、降低设置成本，又提高了组网效率。本文研究的数字收发机用于WCDMA基站系统的射频拉远单元中，实现移动通信网中射频信号的传输工作。 数字收发机主要由射频处理部分、模数/数模转换部分、数字上下变频处理部分、接口转换以及数字光模块组成。本文研究的重点是数字上下变频处理部分。设计采用软件无线电的架构和FPGA技术，所设计的数字上下变频部分可以在不修改硬件电路的基础上只需修改软件部分的参数则可实现多种频率的变频处理，极大地降低了开发成本，且缩短了开发周期。 根据系统设计的设计要求，以及现有芯片使用情况比较，本文选用Altera公司的：FPGA芯片，应用公司提供的Dspbuilder作为系统级的开发工具，应用Quartus Ⅱ作为综合、布局布线工具实现数字上下变频处理部分设计。 本文的主要研究工作包括以下几个部分： (1)对数字收发机的整体结构进行分析研究，确定数字收发机的实现结构和各个部分的功能； (2)通过对数字上下变频的相关理论的研究，分析出数字上下变频的结构、实现方法及性能； (3)通过对数控振荡器、CIC滤波器、FIR滤波器进行理论研究、内部实现结构以及性能分析，得出具体的参数和仿真实现结构； (4)使用FPGA中的IP核技术来实现数字上下变频，利用Matlab中Dspbuilder提供的IP核分别进行NCO、CIC、FIR的仿真工作；并得出数字上下变频的总体仿真实现结果； (5)对高速收发通道进行了研究和设计，根据系统的要求给出了数据帧结构，并采用Altera的第三代FPGA产品Stratix Ⅱ GX系列芯片实现了数字收发机的信号的串并/并串的接口转换。为后续继续研究工作奠定基础。
上传时间： 2013-06-21
上传用户：zhuo0008
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。然而它们各有缺点：基于SAT的布线算法在可扩展性上有很大缺陷；几何查找布线算法虽然具有广泛的拆线重布线能力，但当实际问题具有严格的布线约束条件时，它在布线方案的收敛方面存在很大困难。基于此，本文致力于探索一种能有效解决以上问题的新型算法，具体研究工作和结果可归纳如下。 1、在全面调查FPGA结构的最新研究动态的基础上，确定了一种FPGA布线结构模型，即一个基于SRAM的对称阵列(岛状)FPGA结构作为研究对象，该模型仅需3个适合的参数即能表示布线结构。为使所有布线算法可在相同平台上运行，选择了美国北卡罗来纳州微电子中心的20个大规模电路作为基准，并在布线前采用VPR399对每个电路都生成30个布局，从而使所有的布线算法都能够直接在这些预制电路上运行。 2、详细研究了四种几何查找布线算法，即一种基本迷宫布线算法Lee，一种基于协商的性能驱动的布线算法PathFinder，一种快速的时延驱动的布线算法VPR430和一种协商A
上传时间： 2013-05-18
上传用户：ukuk
FPGA 技术是图像处理领域的一个重要的研究课题，近年来倍受人们的关注。本文研究了视频信号的采集、显示以及通过网络进行传输的方法。并提出了一套基于FPGA 的实现方案。 系统可以分为采集控制模块、显示控制模块和网络传输控制模块3 部分。视频信号的采集用到了视频处理芯片SAA7113，通过FPGA 对其初始化，可以得到经过A/D 转换的YUV 格式视频信号，利用采集控制模块可以将这些视频信号保存到SRAM 中去。显示控制模块读出SRAM 中的视频信号，进行YUV 格式到RGB 格式的转换以及帧频变换等操作，再利用VGA 显示芯片THS8134 就可以将采集到的视频信号在LCD 上显示出来。基于IEEE802.3 协议的网络传输控制模块将YUV 格式的视频信号进行添加报头、CRC 校验码等操作后，将其变成一个MAC 帧，可以在以太网络中传输。 设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，再模拟外部器件对设计的接口进行验证。验证流程是功能仿真、时序仿真、板级调试，最终通过了系统测试，验证了该设计的功能。
上传时间： 2013-07-21
上传用户：baobao9437
