电气驱动系统是电动汽车的心脏，主要由驱动电机、功率变换器和控制器等三个子系统构成。本文以TI公司的TMS320LF2407A为系统控制核心，富士公司的IPM模块为逆变器开关器件，运用空间矢量技术，设计了异步电机变频调速控制系统。 论文在异步电机数学模型基础之上，分析了转速闭环转差频率控制系统以及矢量控制系统的控制策略和实现方法；为了给控制系统提供电源，论文设计了使用UC3843作为控制核心的反激型开关稳压电源，介绍了UC3843以及电源电路的工作原理及设计；论文详细设计了控制系统的主电路、控制电路以及保护和告警电路；针对电动汽车电机控制器运行环境复杂，处在大量的干扰中，论文从电路板PCB的设计以及控制器机箱内部布局布线等方面充分考虑了其电磁兼容性；根据现场调试的经验，在实验室中使用磁粉制动器模拟电机负载搭建了异步电机试验台，实验结果表明了控制系统具有良好的调速性能和较宽的调速范围。
上传时间： 2013-04-24
上传用户：edisonfather
这是一个教你如何设计PCB电路板的pdf文件，一些关于PCB布局使得注意点等！
上传时间： 2013-05-17
上传用户：cknck
智能型充电器电源和显示的设计 随着越来越多的手持式电器的出现，对高性能、小尺寸、重量轻的电池充电器的需求也越来越大。电池技术的持续进步也要求更复杂的充电算法以实现快速、安全的充电。因此需要对充电过程进行更精确的监控，以缩短充电时间、达到最大的电池容量，并防止电池损坏。AVR 已经在竞争中领先了一步，被证明是下一代充电器的完美控制芯片。Atmel AVR 微处理器是当前市场上能够以单片方式提供Flash、EEPROM 和10 位ADC的最高效的8 位RISC 微处理器。由于程序存储器为Flash，因此可以不用象MASK ROM一样，有几个软件版本就库存几种型号。Flash 可以在发货之前再进行编程，或是在PCB贴装之后再通过ISP 进行编程，从而允许在最后一分钟进行软件更新。EEPROM 可用于保存标定系数和电池特性参数，如保存充电记录以提高实际使用的电池容量。10位A/D 转换器可以提供足够的测量精度，使得充好后的容量更接近其最大容量。而其他方案为了达到此目的，可能需要外部的ADC，不但占用PCB 空间，也提高了系统成本。AVR 是目前唯一的针对像 “C”这样的高级语言而设计的8 位微处理器。C 代码似的设计很容易进行调整以适合当前和未来的电池，而本次智能型充电器显示程序的编写则就是用C语言写的。
上传时间： 2013-05-18
上传用户：zhaiye
随着电力电子技术的迅速发展，电力电子装置正在向着高频化、大容量、小体积的方向发展，其电磁环境也变得更为复杂，随之带来的辐射电磁干扰也日益严重。在电力电子装置设计初期开展电磁兼容数值仿真和预测对解决复杂的电磁干扰问题意义重大。 本文介绍了国内外电力电子装置电磁兼容的研究现状。针对电力电子装置电磁兼容的复杂性，讨论了使用仿真软件进行电力电子装置电磁兼容分析的策略，主要面向电源印制电路板(PCB)、控制箱和变流器机柜全波电磁仿真的具体应用进行了研究。 首先对PCB电源板进行电磁兼容预测。采用软件Protel99SE和CST微波工作室(R)(CST MICROWAVE STUDIO(R)，简称CST MWS(R))相结合进行分析，得到．PCB板的表面电流和电场分布图。根据分布图，分析电源板的辐射特性，提出提高PCB电磁兼容性的优化设计的设想，在PCB设计过程中加入对PCB电磁兼容性分析的场仿真，使PCB的电磁兼容分析有一个直观的参照物，有助于指导PCB的布局布线，对PCB优化设计，提高产品性能有重要作用。根据仿真结果将PCB电源板近似等效成电偶极子模型。 其次应用CST MICROSTRIPESTM软件计算控制箱的屏蔽效能，并在控制箱插入PCB电源板后进行辐射特性分析。 最后应用全波电磁仿真软件CST MWS(R)对变流器机柜进行电磁辐射干扰瞬态仿真，分析过程中考虑到了IGBT的开关尖峰、线缆和易产生干扰的电子元器件以及整个机箱机柜。运用线性网络理论对仿真结果进行标定，由此提出改进措施—采用unit cell和微扰理论设计屏蔽网，有效地抑制了电磁辐射。
上传时间： 2013-04-24
上传用户：标点符号
PCB线路板雕刻机可根据PCB线路设计软件(如PROTEL)设计生成的线路文件，自动、精确地制作单、双面印制电路板。用户只需在计算机上完成PCB文件设计并据其生成加工文件后，通过LPT通讯接口传送给雕刻机的控制系统，雕刻机就能快速的自动完成雕刻、钻孔、隔边的全部功能，制作出一块精美的线路板来，真正实现了低成本、高效率的自动化制板。该设备操作简单，可靠性高，是高校电子、机电、计算机、控制、仪器仪表等相关专业实验室、电子产品研发企业及科研院所、军工单位等的理想工具。 线路板雕刻机是一种机电、软硬件互相结合的高新科技产品，它利用PCB线路设计软件(如PROTEL)生成的PCB文件信息，转换为国际通用的G代码加工文件，直接输出给雕刻机，来控制雕刻机自动完成雕刻、钻孔、切边等工作。它利用物理雕刻方法，通过计算机控制，在空白的敷铜板上把不必要的铜箔铣去，形成用户设计的线路板。使用简单、精度高、省时、省料。
上传时间： 2013-07-16
上传用户：tdyoung
比较全的Quartus II 中文教程 目录 第一章 可编程逻辑设计流程 第二章 设计输入 第三章 综合 第四章 仿真 第五章 布局布线 第六章 ······ ···· 第十五章 文档和其他资源
上传时间： 2013-06-14
上传用户：lingduhanya
基于UCOS和UCGUI的嵌入式数字示波器 ucos和ucgui完美结合的实例
标签： UCGUI
上传时间： 2013-04-24
上传用户：zhuoying119
直流电动机具有优良的调速特性,调速平滑、简单,且范围大.同时其过载能力大,能承受频繁的冲击负载,广泛应用于切削机床、造纸机等高性能可控电力拖动领域. 以往直流调速系统控制器采用分立元件,其故障率高,稳定性差,技术落后,很难满足生产的需要.随着计算机技术及通信技术的发展,数字化直流调速系统克服了这一不足,成为直调系统的主流. 本文设计的系统以DSP为主控芯片,监控系统控制芯片使用P89C669单片机,通过上下位机的数据通讯,实现系统参数设计和调节的数字化.下面是具体工作阐述: 1.设计了电封闭直流调速系统的硬件和软件,完成两台同轴电机的电封闭实验. 2.主电路使用三菱公司的IPM-PS21867作为功率输出模块,同时设计了驱动保护电路、控制电路以及通信保护电路. 3.采用PWM控制方式,编写了系统的软件.主要包括主程序、通讯显示程序以及中断服务子程序. 4.完成了样机的整体布局和调试,实现了系统的双闭环控制. 5.针对由于负载、转动惯量等的变化影响系统的调速性能,本文基于模型参考自适应控制原理,给出了双闭环调速系统自适应的Narendra方案的具体实现,通过仿真验证方案的可行性.
上传时间： 2013-04-24
上传用户：kennyplds
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
