虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

差分电路

差分电路是具有“对共模信号抑制,对差模信号放大”特征的电路。
  • 基于锁相放大原理的微弱信号检测电路

    针对目前成品锁相放大器价格昂贵且体积大,传统窄带滤波法性能和灵活性差的特点,设计了基于锁相放大器原理的微弱信号检测电路。本电路采用单片机作为激励信号和参考信号的发生器,利用带关断引脚的运放实现相敏检波器,整个电路仅使用了5个运算放大器和一些阻容元件。实验表明,本电路能实现了从信噪比为0.1的被测信号中提取有用信号幅值的功能,测量误差控制在5%以内。由于本电路有实现简单和成本低的特点,稍加修改后可作为模块电路用到其他测量系统当中。

    标签: 锁相放大 微弱信号 检测电路

    上传时间: 2014-12-23

    上传用户:开怀常笑

  • 一种简单可靠离散量信号电路的设计和实现

    基于目前航空电子设备离散量输入/输出电路实现复杂,分立器件多,高低温下参数不一致等现象,通过对比分析典型离散量电路,提出了一种简单、高可靠性的离散量信号电路设计,同时由于典型离散量输出电路故障率较高,提出了一种离散量输出信号的过流保护电路设计思路,采用电路仿真软件Multisim进行了功能仿真、容差分析,在实际工程应用中各项实验结果证明,该电路满足实际使用要求,具有很高的稳定性和可靠性。

    标签: 离散量信号 电路

    上传时间: 2014-01-18

    上传用户:kz_zank

  • 使用负输入电压的单电源全差动放大器驱动ADC

    单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源;负电源输入接地。VIN 为输入信号源,其表现为一个在接地电位(±0 V)附近摆动的接地参考信号,从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o,并且电平转换为VOCM。

    标签: ADC 输入电压 单电源 差动放大器

    上传时间: 2013-10-31

    上传用户:15527161163

  • 分频电路学习文档

    分频

    标签: 分频电路 文档

    上传时间: 2014-12-23

    上传用户:redherr

  • 数字钟实验电路的设计与仿真

    基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号,用时钟信号驱动计数电路进行计数,将计数结果进行译码,最终在LED数码管上以数字的形式显示时、分、秒时间。

    标签: 数字 实验电路 仿真

    上传时间: 2013-10-31

    上传用户:qoovoop

  • 数字电路设计中部分常见问题解析

    借助一个双向计时器的设计电路,以举例的形式对数字电路设计中3个方面的常见问题进行了较为详尽地分析,并提出了一些见解,即针对控制设计方面在分析了其实质要求的基础上提出解决问题的关键是选取合适的输入控制信号和正确列出真值表或状态表,针对时序方面通过比较同步和异步的特点并指出可采用同步的“分频”和异步的“级联”完成设计,而针对引脚方面则解析了一般芯片中几个特殊引脚并准确阐述了其所蕴含的不容易被理解的概念。

    标签: 数字 电路设计

    上传时间: 2013-11-11

    上传用户:bnfm

  • 放大电路静态工作点的稳定问题

      放大电路静态工作点的稳定问题   温度对静态工作点的影响   射极偏置电路   1. 基极分压式射极偏置电路   2. 含有双电源的射极偏置电路   3. 含有恒流源的射极偏置电路

    标签: 放大电路 静态工作点

    上传时间: 2014-01-04

    上传用户:wentian_e

  • 时钟分相技术应用

    摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。

    标签: 时钟 分相 技术应用

    上传时间: 2013-12-17

    上传用户:xg262122

  • 信号分离电路(ppt)

    第四章  信号分离电路 第四章  信号分离电路 第一节  滤波器的基本知识一、滤波器的功能和类型1、功能:滤波器是具有频率选择作用的电路或运算处理系统,具有滤除噪声和分离各种不同信号的功能。2、类型:按处理信号形式分:模拟滤波器和数字滤波器按功能分:低通、高通、带通、带阻按电路组成分:LC无源、RC无源、由特殊元件构成的无源滤波器、RC有源滤波器按传递函数的微分方程阶数分:一阶、二阶、高阶第一节  滤波器的基本知识 第一节  滤波器的基本知识二、模拟滤波器的传递函数与频率特性(一)模拟滤波器的传递函数模拟滤波电路的特性可由传递函数来描述。传递函数是输出与输入信号电压或电流拉氏变换之比。经分析,任意个互相隔离的线性网络级联后,总的传递函数等于各网络传递函数的乘积。这样,任何复杂的滤波网络,可由若干简单的一阶与二阶滤波电路级联构成。 第一节  滤波器的基本知识(二)模拟滤波器的频率特性模拟滤波器的传递函数H(s)表达了滤波器的输入与输出间的传递关系。若滤波器的输入信号Ui是角频率为w的单位信号,滤波器的输出Uo(jw)=H(jw)表达了在单位信号输入情况下的输出信号随频率变化的关系,称为滤波器的频率特性函数,简称频率特性。频率特性H(jw)是一个复函数,其幅值A(w)称为幅频特性,其幅角∮(w)表示输出信号的相位相对于输入信号相位的变化,称为相频特性。 

    标签: 信号分离 电路

    上传时间: 2014-12-23

    上传用户:wutong

  • 电路分析基础pdf

    电路分析基础电路分析基础Fundamentals of Electric CircuitsFundamentals of Electric Circuits多媒体教学课件多媒体教学课件北京理工大学北京理工大学Beijing Institute of TechnologyBeijing Institute of Technology 目录•第一章集总电路中电压、电流的约束关系•第二章运用独立电流、电压变量的分析方法•第四章分解法及单口网络•第三章叠加方法与网络函数•第六章电容元件和电感元件•第七章一阶电路•第八章二阶电路•第十章正弦稳态功率和能量三相电路•第九章阻抗与导纳•第十一章电路的频率响应•第十二章耦合电感和理想变压器

    标签: 电路分析基础

    上传时间: 2013-11-10

    上传用户:asdstation