这是一个五分频电路设计，而且占空比为50％，设计有一定巧妙
上传时间： 2015-11-03
上传用户：lx9076
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
上传时间： 2013-12-24
上传用户：熊少锋
VHD设计实例8位加法器的设计分频电路数字秒表的设计
上传时间： 2014-08-10
上传用户：yyq123456789
quartusii 三分频电路，大家帮参考一下，有什么问题
上传时间： 2015-12-09
上传用户：x4587
quartusii 三分频电路，大家帮参考一下，有什么问题
上传时间： 2013-12-13
上传用户：kelimu
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
上传时间： 2016-02-25
上传用户：yuanyuan123
时钟分频电路实现精讲(19 pages)——意法半导体
上传时间： 2013-12-05
上传用户：alan-ee
计算机并口转3路串行DA的DLL源码及电路,芯片MAX541/MAX5541,可以免费申请,8路I/O输出,5路输入,并口的简单极限应用.经使用各项性能不错,就是DA抗干扰较差,没有较大的电磁干扰运行稳定.电路初步设计,有很多问题,请自行修改,切勿商用!在此特感谢李高的技术支持
上传时间： 2016-03-07
上传用户：zhuimenghuadie
了解减法分频电路的设计。 （2）内容：分析例2.8程序的原理，给出其仿真结果，说明语句的功能。可以改变程序中的分频比。引脚锁定可参考图2.9。 （3）说明：将CLK2的跳线冒连在2Hz上 。LED1指示输入频率，LED2分频后的结果。可以看到LED1每闪烁6下，LED2闪烁一下，因为是6分频电路。
上传时间： 2013-12-20
上传用户：R50974
