选用教材: 《TMS320x28xxx原理与开发》作者:苏奎峰等 电子工业出版社http://www.phei.com.cn
上传时间： 2013-07-07
上传用户：yw14205
汽车行驶记录仪(文中也简称为记录仪)，亦称“汽车黑匣子”，是安装在车辆上，对车辆行驶速度、时间、里程以及有关车辆行驶的其它状态信息进行监控、记录、存储并可通过接口实现数据输出的数字式电子记录装置。为分析和判断汽车驾驶状态和处理交通事故提供了可靠准确的科学依据。本课题的来源是国家信息产业部下达的电子发展基金项目，与同类产品相比，增加了音/视频功能，目前已通过信产部验收。 本文主要分析和设计了一种具有低成本高扩展性的基于ARM与ARMLinux的汽车行驶记录仪方案，该系统作为信产部项目中的主控模块实现了记录仪的标准功能。硬件方面分析了汽车行驶记录仪的标准功能对应ARM片内外围电路与外部器件的设计。软件方面分析了基于YAFFS文件系统与Linux 2.6的软件平台在嵌入式应用方面的高可用性，主要描述YAFFS的特点与基本原理，Linux中线程的实现机制与Linux Kernel 2.6在响应时间上的改进。并给出了该记录仪基于Liinux的多线程结构应用程序的设计要点、流程图和主要的数据结构。 作为扩展，为记录仪增加了采集和处理音/视频信号的DSP模块。DSP采用TI公司的专用于数字媒体应用的高性能DSP DM642。DSP模块同时采集3路视频并进行压缩，压缩算法可以采用MPEG-2、MPEG-4、H．263、H．264等。论述了实现音/视频功能的基本原理、DSP模块的存储器结构、ARM与DSP的通信及一些实用性的考虑。
上传时间： 2013-07-02
上传用户：W51631
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-07-04
上传用户：yd19890720
DSP开发板全套原理图.rar TI的C6201EVM的原理图 开发板是基于TMS320F2812的学习开发平台
上传时间： 2013-07-28
上传用户：athjac
51开发板原理图,可以了解开发板的原理，同时可以根据它进行仿真。
上传时间： 2013-06-26
上传用户：xiaoxiang
DVB-T机顶盒原理图及PCB,文件中带有原理图与PCB，可以用PADS打开，希望学习硬件的可以好好学习学习一下哦，想做参考设计的请您仔细核对一下，不保证原理图里面没有bug,但是学习之用还是可以的^_^
上传时间： 2013-06-11
上传用户：624971116
一般在选用共模电感的时候重点注意以下几个参数： 1) Impedance 表示器件在100MHz 时最大的阻抗值。一般在应用共模电感时候， 都是以此值作为选用的重点参考。 2) Rated Current 表示器件应用时候的最大额定电流。在选用的时候，这个参 数作为此重点，电路工作电流一定要小于器件额定工作电流，不然容易烧毁器件。 3) 至于其它参数作为参考。
标签： 共模电感
上传时间： 2013-07-30
上传用户：er1219
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。
上传时间： 2013-10-15
上传用户：PresidentHuang
