企业物资管理系统 为了使物资管理部门的责、权、利得到落实, 以提高总体的经济效益,采用J2EE 技术体系, 设计与实现了B/S 模式下的企业物资管理系统, 依据开发实例,分析了企业物资管理系统的业务需求和设计目标, 详细讨论了系统的实现技术、实现方案及安全设计
上传时间： 2015-10-22
上传用户：liglechongchong
介绍了基于工业以太网的嵌入式两级计算机网络控制系统上位机软件SY - 3000E 的设计与开发、实时数据库结构与储存方 法、用户界面的设计，并介绍了软件的结构、功能和开发过程中的要点与难
上传时间： 2016-01-08
上传用户：zhaiye
学生选修课程管理系统的设计与实现 目 录 一、需求分析 2 1.1系统简要分析 2 1.2 应用需求分析 2 二、概要设计 4 2.1业务流分析 4 2.2数据流分析 4 2.3程序数据流程分析及流程设计 4 2.4数据字典 7 2.5系统数据模型设计 8 2.5.1 E-R图 8 2.5.2数据库建表 9 三、详细设计 11 3.1登陆模块的设计与功能实现：界面设计如下： 11 3.2系统管理 11 3.2.1系统管理菜单 11 3.2.2用户管理窗口 12 3.3管理员操作 12 3.4学生信息界面设计与功能实现 13 3.5课程信息界面设计与功能的设计 17 3.6选课界面设计与功能实现 18 四、调试分析和小结 20 五、参考文献 23
上传时间： 2016-08-08
上传用户：edisonfather
介绍了一种基于嵌入式Linux 的智能手机系统软件平台的设计与实现，系统软件从层次上分为四层， 最底层是操作系统层，实现对嵌入式Linux 的移植、裁剪；第二层是系统服务层，所有跟手机相关的业务都由此层 来处理，以及数据库服务；第三层是中间层，嵌入式GUI 实现人机交互接口，J2ME 中间件支持java 程序的下载、 运行；最上层是智能手机应用层，实现手机的基本功能及其他应用。
上传时间： 2013-12-22
上传用户：qb1993225
信息技术的飞速发展使得嵌入式实时操作系统的应用越来越广泛，从工业控制，航空电子，医疗应用到虚拟现实，消费电子，多媒体通信等众多领域，嵌入式实时操作系统在这些领域的前景极为广阔。同时，新的领域和应用对嵌入式实时操作系统提出了跟多要求，其中最主要的是：强实时，高可靠性，易扩展性。微内核因为其良好的兼容性、扩充性、灵活性、移植性，可靠性和分布式特性而成为学术界的研究热点。然而，微内核并不完美，效率低下一直是微内核系统的一块短板，这也是导致围绕单一内核和微内核产生的诸多争论的主要原因。为了解决微内核效率低下的问题，学术界和工业界进行了多年的研究，已经开发出以L4操作系统为代表的第二代微内核操作系统，重点突破了微内核体系结构导致的进程间通信瓶颈问题。本文在深入分析多种内核结构基础上，借鉴14、Vxworks等诸多操作系统的思想，扬长避短，加入自己的特色，提出并实现了在功能和性能上都有可比性，属于第二代微内核操作系统范畴，基于内核对象的联入式实时操作系统KT-Thread。RT-Thread的使用范围极为灵活，可以从资源极度紧张的小型系统，到一个带内存管理单元，网络功能的基本计算单元。RT-Thread有着高度可配置，易剪裁，扩展性好，可靠性高等特点，适合于嵌入式系统，实时系统。本文详细介绍了RT-Thread 微内核的设计与实现过程，从体系结构到各个功能模块。
上传时间： 2022-06-29
上传用户：fliang
近年来，针对传统数控系统灵活性差、不易扩展等缺陷，许多科研机构纷纷对开放式数控系统开展了研究 ,而作为开放式数控系统核心模块的加工程序解释模块（以下都简称G 代码解释模块）也成为了研究的热点。一些科研人员归提出了基于工业PC 机＋运动控制卡软硬件平台的数控 G 代码解释模块，在语义分析中使用了语法规则表来规范每一条G 代码指令，这类解释模块在处理性能以及扩展性上有很大的优势，但是价格比较昂贵、便捷性差叽一些科研 人员[ 5]也在Linux平台上实现了一种新的设计思路，且对G 指令和M 指令进行了功能分组；一些科研人员提出了用数据结构体作为解释模块中间代码的存储结构的方法；一些科研使用C语言 ，在嵌入式平台上实现了G代码解释模块。随着嵌人式技术的不断发展，芯片性价比不断提高，嵌入式数控系统逐渐成为了未来数控及运动控制产品的发展方向，它采用“量体裁衣”方式把所需功能嵌入到应用系统中，从而克服了以 PC机＋运动控制卡结构的数控系统在体积功耗、性价比和便捷性能上的不足。
上传时间： 2022-07-16
上传用户：
基才DSP、DDS和ARM的雷达中频信号模拟器设计与实现
上传时间： 2013-06-03
上传用户：eeworm
随着当今科学技术的迅猛发展，数字图像处理技术正在各个行业得到广泛的应用，而FPGA技术的不断成熟改变了通常采用并行计算机或数字信号处理器(DSP)、专用集成电路(ASIC)等作为嵌入式处理器的惯例。可编程逻辑器件(FPGA)凭借其较低的开发成本、较高的并行处理速度、较大的灵活性及其较短的开发周期等特点，在图像处理系统中有独特的优势。 本文提出了一种基于FPGA的图像采集处理系统解决方案，并选用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324为核心，设计开发了图像采集处理的软硬件综合系统。文章阐述了如何在FPGA中嵌入NiosII软核处理器并完成图像采集处理系统功能的设计方案。硬件电路上，系统设计了三块电路板：FPGA核心处理板、图像采集卡、图像显示卡，其中通过I2C总线对采集卡的工作模式进行配置，在采集模块控制下，将采集到的图像数据存储到SDRAM；根据VGA显示原理及其时序关系，设计了VGA显示输出控制模块，合成了VGA工作的控制信号，又根据VGA显示器的工业标准，合成VGA接口的水平和帧同步信号。逻辑硬件上，应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块，定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口，系统各模块间通过Avalon总线连接起来。软件部分，在NiosII内核处理器上实现了彩色图像颜色空间转换、二值化、形态学腐蚀处理及其目标定位等算法。实验结果证明了本文提出的方案及算法的正确性，可行性。
上传时间： 2013-08-05
上传用户：woshiyaosi
本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-07-20
上传用户：rishian
