To use this function just define a variable say var, var = pnseq(a, b, c) for a, b and c refer to the zip file
标签： var function variable define
上传时间： 2014-01-06
上传用户：zhuoying119
彩色图像与彩色水印的嵌入与提取，包括置乱，峰值信噪比
上传时间： 2018-07-30
上传用户：小强子说
分集中采用最大比合并可以获得最大的输出信噪比，本文对其进行详细证明。
上传时间： 2020-05-12
上传用户：leexueyi
随着光通信的蓬勃发展，光纤通信技术广泛应用于电信、电力、广播等领域，对整个信息产业产生了深远影响，光纤已成为当前最有前景的传输媒介。与此同时，光纤測试技术在光纤生产、现场铺设与后期维护等工程领域中得到广泛应用。光时域反射仪（Optical Time Domain Reflectometer），又称背向散射仪，是一种用于表征光纤链路物理特性的精密光学测试仪器，主要用于测试光纤链路长度，精确定位断点事件，计算光纤损耗，并提供与长度有关的衰减细节。光纤链路中待测光纤的测量长度范围和测量精度，取决于OTDR的激光出纤功率和光脉宽。因此，需要设计合适的激光脉冲驱动电源及配套的控制和探测系统，研究激光出纤功率和脉宽对测量长度和测量精度的影响，从而获得能满足不同光纤链路测量需求的OTDR系统解决方案。文章在具体描述了光时域反射仪的工作机理以及影响其主要性能的关键参数的基础上，提出以设计能提供大功率、窄脉冲电流信号的激光驱动电源作为提高OTDR性能的主要手段。在掌握半导体激光驱动原理的基础上，经过细致地比较与方案论证提出以 MOSFET作为激光脉冲驱动电源的开关器件，以能量储存法作为窄脉冲产生机制的脉冲电源设计方案，设计实现基于FPGA的触发脉冲信号，并通过 Multisim对系统硬件电路仿真优化，实现激光脉冲驱动大功率、窄脉宽输出。以雪崩二极管作为光电探测系统关键响应转换器件验证驱动电源性能，并完成光纤测距。最终成功研制出一套基于纳秒脉冲激光和对应光电探测系统的OTDR系统，并进行了实际测试测试和研究结果显示：所研制的脉冲激光电源能输出的最小脉宽为33n，最小输出峰值电流为1A，且峰值电流及频率大小可调。大电流窄脉宽驱动电源信号输出可极大地增强光时域反射仪的动态范围以及分辨率，探测器分时调控测量技术可以极大地提高系统的测量精度和信噪比。
上传时间： 2022-03-11
上传用户：
随着工业技术的不断发展,大型结构件的应用越来越多。在这些大型结构件的焊接生产中存在大量的弯曲角焊缝和折线角焊缝,实现这些焊缝的自动化焊接对于提高生产效率和保证产品质量具有非常重要的意义。这些工件结构庞大,很多焊接作业必须在现场进行,难以采用手臂式机器人进行自动焊接,也难以采用编程或示教的方式进行焊缝跟踪;另外在对这些焊缝进行自动焊接时,不仅要控制焊枪跟踪焊缝移动,同时还要调整焊枪的倾角,以保证焊接质量。 为此,本文以轮式移动焊接机器人为平台,解决大范围移动焊接问题;同时采用旋转电弧作为传感器,进行焊枪偏差识别与倾角检测,从而实现大型构件角焊缝自动焊接。研究内容主要包括:焊接电流信号的滤波处理;焊枪偏差与倾角检测;水平弯曲角焊缝、具有直角转弯的角焊缝和水平折线角焊缝跟踪及焊枪倾角调整控制器的设计。 针对焊接电流信号易受外界噪声干扰影响的问题,本文提出以软阈值小波滤波为核心的组合滤波算法,对旋转电弧传感器采集到的电流信号进行滤波处理,使电流波形得到了明显地改善,提高了电流信号的信噪比,为焊枪的偏差和倾角检测奠定了基础。
上传时间： 2013-04-24
上传用户：yan2267246
由于低场磁共振自由感应（FID-Free Induction Decay）信号十分微弱,信噪比低,所以信号放大电路的设计、调试具有一定的困难.该文首先对低场磁共振电路系统的各个功能模块进行了分析,并估算了低场磁共振的信号幅值,然后重点对天线接口和前置放大两个电路模块进行了分析研究.天线接口电路是射频发射电路、信号接收电路与磁体天线的接口电路.针对接收信号弱、信噪比低的情况,天线接口电路不但要实现天线的三个状态（发射、泄放、接收）间的切换,而且要对信号进行无源放大.该文在完成了天线接口电路功能分析后,建立了简化模型,然后对其参数进行分析计算,得出了满足最大放大倍数和期望带宽时的调试指导参数,还据此设计了校验信号发生电路.前置放大电路主要完成磁共振FID信号的有源放大.该文在进行了方案讨论后,给出了具体的前置放大电路,并对其工作状态进行了静态工作点计算和动态仿真分析,计算了增益系数,分析了带宽,并作了噪声分析.该文还参照高频电路的设计特点,分析了低场磁共振信号放大电路的噪声干扰的来源、种类;讨论了器件选择、电路布板等方面的注意事项;给出了减小噪声干扰的一些具体措施.
上传时间： 2013-06-01
上传用户：hanli8870
现实生活中的语音不可避免的要受到周围环境的影响，背景噪声例如机械噪声、街头音乐噪音，其他说话者的话音等均会严重地影响语音信号的质量：此外传输系统本身也会产生各种噪声，因此接收端的信号为带噪语音信号。混叠在语音信号中的噪声按类别可分为环境噪声等的加法性噪声及电器线路干扰等的乘法性噪声；按性质可分为平稳噪声和非平稳噪声。 语音增强的根本目的就是净化语音质量。把不需要的噪音减低到最小程度。但是由于噪音的复杂性，很难归纳出一个统一的特征，因此不可能寻求一种算法完全适应于所有的噪音消除，因此语音增强是一个复杂的工程。 有关抗噪声技术的研究以及实际环境下的语音信号处理系统的开发，在国内外已经成为语音信号处理非常重要的研究课题，已经作了大量的研究工作，取得了丰富的研究成果。本文仅对加性噪声下的语音增强技术做了较为仔细的讨论，我们先给出语音信号处理的基本理论，它是语音增强算法研究和实现的理论基础，在此基础总结了自适应信号处理技术的特点以及在语音增强方面的应用。选取工程领域最常用的自适应LMS滤波算法和RLS滤波算法作为研究对象，提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系，得到滤波器最佳自适应参数的方法，并分析了在平稳和非平稳噪声环境下，L M S滤波器族和R L S滤波器在不同噪音输入下的权系数收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 研究了MATLAB语言程序设计和使用MALTLAB对语音算法进行仿真、并输入了多种实际环境下的噪音进行滤波仿真并对仿真的结果进行比较和分析。总结出了LMS、NLMS、SIGN-ERROR-LMS、RLS自适应滤波器在语音滤波方面的特点 和应用情况。 最后在MATLAB仿真的基础上，利用Altera公司的Cyclone2系列FPGA芯片和多种EDA工具，完成了L M S自适应滤波器的FPGA设计。 关键词：语音增强，背景噪音，自适应滤波器，LMS，RLS，FPGA
上传时间： 2013-04-24
上传用户：lijianyu172
Sigma-Delta A/D转换器利用过采样，噪声整形和数字滤波技术，有效衰减了输出信号带内的量化噪声，提高了信噪比。与传统的Nyquist转换器相比，它降低了对模拟电路性能指标和元件精度的要求，简化了模拟电路的设计，降低了生产成本。 本论文在对Sigma-Delta A/D转换器原理研究的基础上，基于TSMC0．18um工艺，采用1．8V工作电源，128倍的过采样率，6．4MHz的采样频率，设计了一个主要应用于音频信号处理的Sigma-Delta A/D转换器，分辨率达到16位。在调制器的设计中，本文采用了多级噪声整形MASH（2-1）级联调制器结构，同时，考虑了各种非理想因素对系统性能的影响，在SDtoolbox工具的帮助下使用Simulink进行调制器系统设计。并使用Cadence Spectre对模块电路进行设计仿真，包括运放，比较器，带隙基准电压源，CMOS开关，非交叠时钟产生电路等。在数字抽取滤波器的设计中，采用了分级抽取技术，使用MATLAB软件中的SPTool和FDATool工具对各级抽取滤波器进行优化设计。并在原有的滤波器算法的基础上，采用了CIC滤波器和半带滤波器，设计出了运算量和存储量都相对少的三级抽取滤波器系统，大大降低了功耗和面积。 论文的仿真结果表明，所设计的Sigma-Delta A/D转换器信噪比达到102．3dB，满足系统需要的16位精度要求。 关键词：Sigma-Ddta； 信噪比； 多级噪声整形； 数字抽取滤波器
标签： SigmaDelta 音频 模数转换器
上传时间： 2013-06-27
上传用户：songyuncen
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
