虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

层次分析法

  • 三种SPWM波形生成算法的分析与实现

    变频技术作为现代电力电子的核心技术,集现代电子、信息和智能技术于一体。而SPWM(正弦波脉宽调制)波的产生和控制则是变频技术的核心之一。本文对SPWM 波形生成的三种算法--对称规则采样法、不对称规则

    标签: SPWM 波形 生成算法

    上传时间: 2013-04-24

    上传用户:793212294

  • 基于ARM的LCD显示驱动的设计与实现

    在当前的数字信息技术和网络技术高速发展的后PC时代,嵌入式系统技术已经广泛地渗透到人们生活的各个方面。由于嵌入式系统的交互性比较强,液晶屏做为输出设备对汉字显示又尤为重要,但很多关于嵌入式系统开发、应用的教材中,对于液晶屏的程序设计也只是初始化和测试的编程,没有进一步的应用开发。所以选择了该毕业设计题目,以完善液晶屏的汉字显示功能。 在选定了毕业设计题目之后,随着开发研究的不断深入,主要完成了以下工作: 首先,对三种常用的嵌入式操作系统进行了分析比较,对项目开发是否选用操作系统提出了自己的见解,结合本次毕业设计的实际应用,选择了不使用操作系统而是利用Bootloader引导的方法。 其次,选定硬件开发系统后,把单片机的传统调试方法与ARM的边界扫描技术进行了分析比较,并在实际应用开发中采用了边界扫描技术。 再次,由于在C语言程序运行前需要加入一些必要的初始化代码,于是又完成了对44binit.s初始化程序的分析与设计。 最后,在编写汉字显示程序时,采用了读取字库法显示汉字方案和读取字模数据输出汉字方案分别实现了液晶屏的汉字显示,并取得了良好的效果。 本文不但说明了如何利用ARM处理器实现液晶屏的汉字显示,还讲述了开发ARM处理器应用程序的一个完整的过程。随着嵌入式技术的不断普及,对ARM处理器的学习、应用、开发都有一定的帮助作用。

    标签: ARM LCD 显示驱动

    上传时间: 2013-04-24

    上传用户:cuiqiang

  • 电路分析基础

    电路分析是每个硬件工程师必备手段,如何分析好电路才能设计出更好的电路

    标签: 电路分析基础

    上传时间: 2013-04-24

    上传用户:dianxin61

  • FPGAIP核的设计

    FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,广泛地应用在电子系统中.随着集成电路向着片上系统(SoC)的发展,需要设计出FPGA IP核用于SoC芯片的设计.该论文的工作围绕FPGA IP核的设计进行,在FPGA结构设计优化和FPGAIP接口方案设计两方面进行了研究.设计改进了适用于数据通路的FPGA新结构——FDP.设计改进了可编程逻辑单元(LC);对可编程连线作为"2层2类"的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布线算法的分析以及benchmark电路实验的方法,提出了用于分段式网格连线的开关盒和连接盒新结构,提高连线的面积利用效率.在FPGA IP核的接口方案上,基于边界扫描测试电路提出了FPGA IP核的测试方案;结合扩展边界扫描测试电路得到的编程功和自动下载电路,为FPGA IP核提供了具有两种不同编程方法的编程接口.采用SMIC 0.35um 3层金属CMOS工艺,实现了一个10万系统门规模的FDP结构,并和编程、测试接口一起进行版图设计,试制了FDP100k芯片.FDP100k中包括了32×32个LC,128个可编程IO单元.在FDP100k的芯片测试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测试以及IP核接口的测试,结果表明FPGA IP核的整体功能正确.

    标签: FPGAIP

    上传时间: 2013-04-24

    上传用户:gokk

  • 基于ARM的光纤光栅传感网络FP解调器的测试系统的研究

    光纤布拉格光栅(Fiber Bragg Grating)传感器是近几年光纤传感技术领域的研究热点,光纤光栅传感器可以工作在强电磁场、高温有腐蚀性的以及有爆炸危险性的恶劣环境中,且易于将多个光纤光栅串联在一起构成光纤光栅阵列,实现分布式传感,这是其他传感元件所不及的。 本文设计了光纤光栅传感网络可调谐法布里-珀罗(Fabry-Perot)腔解调测试系统。系统主要分光路和电路两部分,在光路部分,研究了光纤光栅解调技术,分析和比较了几种常见的波长解调方法,由于F-P腔调谐范围宽,可以实现多点测量,因此决定采用可调谐F.P腔法进行信号解调。对可调谐 F-P腔解调法做了理论分析和研究,并通过Matlab仿真对影响F-P滤波效果的腔长和反射率两个参数进行了优化设计。在电路部分,首先设计整形电路将光电探测器的输出信号整形成矩形脉冲信号,设计了计算中心波长的方法,最后搭建了硬件电路来验证中心波长的计算方法。硬件电路以 Philips公司的 LPC2214 为核心处理器。该硬件电路包括电源电路,复位电路,串口电路,JTAG 调试接口,数码管显示等。软件方面,设计了相关的软件程序和模拟信号源,最后利用模拟信号源作为该解调测试系统的信号进行实验验证,得出实验数据,经过分析验证了该解调测试系统的可行性。

    标签: ARM 光纤光栅 传感网络 解调器

    上传时间: 2013-05-26

    上传用户:hooooor

  • 基于ARM和光纤传感技术的动态称重系统研究

    在利益的驱使下,超限运输在世界各地已成为了普遍现象。这给国家带来了诸多经济和社会问题。实践证明动态称重系统(WIM)能有效地抑制超限运输,但同时也存在部分问题,这些问题的解决有赖于国家相关法规的出台,也有赖于关键测量设备(WIM系统)性能的提高。 由于应变式称重传感器容易受到各种环境干扰,对环境适应性差,课题采用光纤Bragg光栅传感器(FBG)作为称重传感器,它具有很强的抗干扰性,利于提高系统测量精度。使用光纤传感器的关键是波长解调技术,本文在比较了几种常见解调技术的前提下,结合课题的实际情况选用了基于F-P腔可调谐滤波解调方法,文章在分析该解调方法原理的基础上,设计了解调器中的各个硬件电路模块;此外,为了提高数据采集、传输的效率,文章还对数据缓冲电路进行了设计,在电路中引入了换体存储及DMA传输技术。 鉴于动态称重信号为短历程信号并且包含各种各样的噪声,称重算法的研究也是本课题要解决的重要内容。本文在分析了称台振动及已有先验知识的基础上,将小波分析、LM非线性拟合算法及残差分析相结合应用在动态称重系统中,为了验证算法的有效性,利用MATLAB对实测数据进行了仿真分析,结果表明该算法能够提高测量精度。 提高动态称重系统性能指标的另一方面是提高系统运行的软硬件平台。课题采用的核心硬件为Xscale ARM平台,处理器时钟可高达400MHz;软件上采用了多用户、多任务的Linux操作系统平台。文章对操作系统linux2.6进行了合适的配置,成功地将它移植到了课题的ARM平台上,并且在此操作系统上设计了基于MiniGUI的人机交互界面及波长解调和数据缓冲电路的驱动程序。

    标签: ARM 光纤传感技术 动态称重 系统研究

    上传时间: 2013-07-26

    上传用户:neibuzhuzu

  • 大功率逆变电源IGBT关断电压尖峰抑制分析

     分析了大功率逆变电源IGBT关断时产生电压尖峰的机理,并对影响电压尖峰的主要因素进行了分 析。通过应用叠层复合母排可以降低主电路母线的分布电感,设计合理的吸收电路能够改善开关器件的开关轨迹, 抑制尖峰电压,使开关器件运行在可靠的工作范围内。仿真结果验证了吸收电路的有效性。

    标签: IGBT 大功率 关断电压

    上传时间: 2013-05-25

    上传用户:pwcsoft

  • 小波分析与信号处理.pdf

    小波分析经典,注重小波分析的基本理论。将一位小波理论和高维小波理论放在一起并行介绍。

    标签: 小波分析 信号处理

    上传时间: 2013-04-24

    上传用户:duoshen1989

  • AES加、解密算法的FPGA优化设计

    2000年10月2日,美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准,并于2002年5月26日正式生效,AES算法将在今后很长一段时间内,在信息安全中扮演重要角色。因此,对AES算法实现的研究就成为了国内外的热点,会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题,在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上,对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为: 1.确定了实现方案以及关键技术,在比较了常用的结构后,采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构,并给出了总体的设计框图。由于流水线结构不适用于反馈模式,为了达到较高的运算速度,该系统使用的是电码本模式(ECB)的工作方式; 2.对各个子模块的设计分别予以详细分析,结合算法本身和FPGA的特点,采用查表法优化处理了字节代换运算,列混合运算和密钥扩展运算。同时,考虑到应用环境的不同,本设计支持数据分组为128比特,密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计; 3.利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作,在 MODELSIM中进行仿真并给出仿真结果,给出了各个模块和整个设计的仿真测试结果; 4.和其他类似的设计做了横向对比,得出结论:本设计在保证了速度的基础上实现了资源和速度的均衡,在性能上具有较大的优势。

    标签: FPGA AES 解密 算法

    上传时间: 2013-05-25

    上传用户:wcl168881111111

  • JPEG2000标准中算术编码的FPGA设计与码率控制算法的研究

    JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准,其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂,图像编码过程占用了大量的处理器时间开销和内存开销,因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容,对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容,其一是JPEG2000算术编码器算法的研究与硬件设计,其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中,首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程,之后采用有限状态机和二级流水线技术,并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计,并通过了功能仿真与综合。实验证明该设计不但编码速度快,而且流水线短,硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中,首先结合率失真理论建立了算法的数学模型,并验证了该算法的有效性,之后深入分析了该数学模型的实现流程,找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法,并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明,采用优化算法在增加少量系统资源的情况下使得计算效率提高了60%以上。之后,分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现,又提出了一种失真更低的比特分配方案,即按照“失真/码长”值从大到小通道编码顺序进行编码,通过对该算法的仿真验证,得出在固定码率条件下新算法将产生更少的失真。

    标签: JPEG 2000 FPGA 标准

    上传时间: 2013-07-13

    上传用户:long14578