小设计

FPGA入门设计

写给小白们的FPGA入门设计实验，包括各种入门资料

标签： FPGA

上传时间： 2013-12-08

上传用户：haiya2000
CPLD最小系统原理图

CPLD最小系统设计

标签： CPLD 最小系统原理图

上传时间： 2013-12-23

上传用户：410805624
成为Xilinx FPGA设计专家(基础篇)

　　之前也一直在做关于Xilinx FPGA各个方面的文章，但是总体而言就显得有些杂，总希望能有人能整理一下便于查阅;另外针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以想了想，最终还是决定自己动手整合一下。一方面给自己梳理梳理相关知识架构，另一方面的话，跟大家分享分享，希望对大家有所帮助，当然更加希望Xilinx? FPGA工程师/爱好者能跟我们一起来探讨学习!《成为Xilinx FPGA设计专家》这本电子书，计划分为3大部分：基础篇、提升篇、高级篇。　　当然这里讲的就是《成为Xilinx FPGA设计专家》(基础篇)。本电子书主要论述了等相关内容。本电子书旨在解决工程师日常设计中所需的基础知识，希望这本电子书可以对各位Xilinx? FPGA工程师/爱好者有所帮助。

标签： Xilinx FPGA 家

上传时间： 2013-10-22

上传用户：huql11633
Xilinx FPGA设计实例介绍

　　电子发烧友网：针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以特意在此整理了一些相关知识，希望对大家有所帮助。当然也希望Xilinx FPGA爱好者能跟我们一起来探讨学习！　　本文主要帮助大家熟悉利用ISE进行Xilinx 公司FPGA 代码开发的基本流程。主要是帮助初学者了解和初步掌握 ISE 的使用，不需要 FPGA 的开发基础，所以对每个步骤并不进行深入的讨论。图实例显示成果图

标签： Xilinx FPGA 设计实例

上传时间： 2013-10-16

上传用户：脚趾头
多级小波逆变换实时系统方案

提出了一种基于FPGA的多级小波逆变换的高速、实时的硬件解决方案。仿真验证表明本方案能够满足连续输入的数据进行实时处理的要求,并且所设计的系统具有功耗低、成本低等优点。

标签： 多级小波逆变换实时系统方案

上传时间： 2013-12-20

上传用户：JasonC
教你如何设计好PCB电路板

接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸准确无误即可.

标签： PCB 如何设计电路板

上传时间： 2013-11-03

上传用户：sssnaxie
基于CPLD的VHDL语言数字钟(含秒表)设计

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。

标签： CPLD VHDL 语言数字

上传时间： 2013-10-24

上传用户：古谷仁美
基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

标签： FPGA 时钟跟踪环路

上传时间： 2015-01-02

上传用户：bhqrd30
基于Actel FPGA的多串口扩展设计

基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度，小体积，低功耗，低系统成本，高安全性和可靠性的小容量FPGA—A3P030 进行设计，把若干接口电路的功能集成到A3P030 中，实现了三路以上的串口扩展。该设计灵活性高，可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART，波特率可以灵活设置。

标签： Actel FPGA 多串口扩展设计

上传时间： 2013-11-03

上传用户：924484786
华为 FPGA设计高级技巧Xilinx篇

　　随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升　　目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出　也要求我们尽可能在比较小的器件里完成比较多的功能　　本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解

标签： Xilinx FPGA 华为高级技巧

上传时间： 2015-01-02

上传用户：refent