基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片:CycloneII EP2C35F672C6
上传时间: 2014-01-16
上传用户:banyou
分频器 8分频器 50 已经测试 可以用 代码可更改
上传时间: 2014-01-05
上传用户:181992417
IP 分频器 可以通过输入参数而自动调整分频数
上传时间: 2017-08-17
上传用户:dyctj
5/8分频器,实现分频功能,受外部周期信号激励的震荡,其频率恰为激励信号频率的纯分数,都叫做分频。
标签: 分频器
上传时间: 2017-08-21
上传用户:zwei41
键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
上传时间: 2014-01-16
上传用户:qweqweqwe
器件数据手册专辑 120册 2.15G计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf
标签:
上传时间: 2014-05-05
上传用户:时代将军
分频器的设计,十分简单好用。入门用户的好选择,不容错过。
上传时间: 2015-12-15
上传用户:519548978
用verilog实现了奇数和偶数不同的分频器设计
上传时间: 2016-07-11
上传用户:jhjjh
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我
上传时间: 2017-02-26
上传用户:zhangqi
该文档为基于FPGA的分频器的设计与实现简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
标签: fpga
上传时间: 2021-11-14
上传用户:2431247090