CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
标签： CPLD_EPM 7064 VHDL 程序
上传时间： 2014-01-07
上传用户：zhangjinzj
b样条算法 b样条算法 b样条算法
标签： 算法
上传时间： 2013-12-05
上传用户：sssl
本程序是完成一个函数计算器的功能,通过输入表达式,然输入表达的未知数,则可以计算出表达式的值来:如:a+b+c+sin(a+b),分别输入a ,b ,c 的值,就可以计算表达式的值
标签： 表达式 输入 sin 计算
上传时间： 2016-02-05
上传用户：xcy122677
VHDL任意整数分频程序，只要讲n换成需要的数字就可以了！
标签： VHDL 整数 分频 程序
上传时间： 2016-02-13
上传用户：dongbaobao
时钟分频电路实现精讲(19 pages)——意法半导体
标签： pages 19 时钟分频 半导体
上传用户：alan-ee
了解减法分频电路的设计。 （2）内容：分析例2.8程序的原理，给出其仿真结果，说明语句的功能。可以改变程序中的分频比。引脚锁定可参考图2.9。 （3）说明：将CLK2的跳线冒连在2Hz上 。LED1指示输入频率，LED2分频后的结果。可以看到LED1每闪烁6下，LED2闪烁一下，因为是6分频电路。
标签： 2.8 减法 分频电路 分
上传时间： 2013-12-20
上传用户：R50974
对任意始终进行精确的5分频处理,而且没有毛刺,效果很好.
标签： 分频 毛刺
上传时间： 2013-12-22
上传用户：watch100
用VHDL写成的一个数控分频程序.本例中把64HZ分成1HZ
标签： VHDL 1HZ 64 HZ
上传时间： 2014-01-24
上传用户：lifangyuan12
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
标签： QuartusII Verilog CPLD 1280
上传时间： 2016-03-18
上传用户：253189838
用VHDL硬件描述语言实现的良好运行的三分频电路
标签： VHDL 硬件描述语言 三分频电路 运行
上传时间： 2014-06-29
上传用户：龙飞艇
