通过B/S调用C/S程序，用Socket进行通信。
标签： 程序
上传时间： 2013-12-21
上传用户：hongmo
如何给时钟倍频或者分频，以及altera提供的IP核使用方法
上传时间： 2016-01-13
上传用户：jing911003
三次B样条插值曲面及其实现::目前在ＣＡＭ／ＣＡＭ的自由曲面构造方法中，较流行的有Ｂ样条曲面，Ｂｅｚｉｅｒ曲面、Ｂａｌｌ曲面等方法，但由这几种方法和成都是拟合曲面，而百插值曲面，常常不能满足一些工程实际中严格插值的要求，本文构造了一种自由插值曲面生成方法－Ｂ样条母线法，所生成曲面达到Ｃ＾２级光滑，适用机械，模具、汽车、造船等制造加工行业的复杂曲面设计。
上传时间： 2016-01-13
上传用户：tuilp1a
基于ASP的B/S网络成绩管理系统
上传时间： 2014-01-05
上传用户：lanwei
问题描述 序列Z=<B，C，D，B>是序列X=<A，B，C，B，D，A，B>的子序列，相应的递增下标序列为<2，3，5，7>。 一般地，给定一个序列X=<x1,x2,…,xm>，则另一个序列Z=<z1,z2,…,zk>是X的子序列，是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。 给定2个序列X和Y，当另一序列Z既是X的子序列又是Y的子序列时，称Z是序列X和Y的公共子序列。 你的任务是：给定2个序列X、Y，求X和Y的最长公共子序列Z。
上传时间： 2014-01-25
上传用户：netwolf
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
B-tree 在内存中的实现，包括插入、删除、查找。
上传时间： 2013-12-09
上传用户：asasasas
这是Kenneth C.Loudden所著<<编译原理与实践>>附录B中源码.但原书公布的下载地址已失效.故上传
上传时间： 2016-01-23
上传用户：x4587
一维信号的计盒分形维数，用 m a t l a b编辑的
上传时间： 2013-12-14
上传用户：685
使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频
上传时间： 2016-01-23
上传用户：stvnash
