VHDL语言的高频时钟分频模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
宽频技术资料
📦 资源总数：4486
💻 源代码：7872
📚 宽频全部资料 (4486个)
一种扩频通信调制器的FPGA 设计与仿真
一种扩频通信调制器的FPGA 设计与仿真...
工程中使用的一段资源管理vhdl程序,有简单的分频代码
工程中使用的一段资源管理vhdl程序,有简单的分频代码等，希望能给你帮助...
基于FPGA的分频器
基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频....
手把手教你用可编程逻辑器件实现脉宽调制
手把手教你用可编程逻辑器件实现脉宽调制,简单容易，一学就会~（转载的）...
FPGA设计分频器的多个源代码实例
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器...
FPGA分频 控制4个LED连续闪烁 形成累加的效果
FPGA分频 控制4个LED连续闪烁 形成累加的效果...
8 通道压频转换
描述了一个8 通道压频转换( ) 数据采集器的硬件设计和实现过程. 该数据采集 \r\n V FC \r\n\r\n程序 原理...
FPGA输出数据的时频域分析GUI界面
FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性...
Verilog实现的DDS正弦信号发生器和测频测相模块
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，...