基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。
上传时间： 2013-09-03
上传用户：xieguodong1234
结合XILINXCPLD所做的模拟RS232通信verilog源程序
标签： XILINXCPLD verilog 232 RS
上传时间： 2013-09-03
上传用户：gps6888
用VHDL语言在CPLD上实现串行通信
上传时间： 2013-09-06
上传用户：q3290766
程序主要用硬件描述语言（VHDL）实现：\r\n单片机与FPGA接口通信的问题
上传时间： 2013-09-06
上传用户：ddddddos
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
上传时间： 2013-09-06
上传用户：zhuimenghuadie
基于AD603程控增益大功率宽带直流放大器
上传时间： 2013-11-15
上传用户：13160677563
为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实际工程应用需求。
上传时间： 2013-10-12
上传用户：Late_Li
本电路为宽带直接变频发射机模拟部分的完整实施方案（模拟基带输入、RF输出）。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO)，本电路支持500 MHz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波，确保提供出色的正交精度。低噪声LDO确保电源管理方案对相位噪声和EVM没有不利影响。这种器件组合可以提供500 MHz至4.4 GHz频率范围内业界领先的直接变频发射机性能。
上传时间： 2013-11-23
上传用户：墙角有棵树
雷达和通信系统中，采用镜频抑制混频器能够有效抑制镜像频率，提高系统的抗干扰能力，同时能够有效的回收镜频能量，提高工作效率。在介绍镜像干扰原理的基础上，文中给出了一种镜频抑制混频器的框图，该结构既能在接收机中作为镜频抑制混频器，还能在发射机中作为单边带调制器。本文对某型下变频器进行了干扰分析，与镜像抑制混频器进行了对比研究，提出了用镜像抑制混频器替代该型下变频器的可行性。
上传时间： 2013-10-30
上传用户：四只眼
本设计是采用AD603可控增益放大器芯片设计的一款高增益，高宽带直流放大器，采用两级级联放大电路了，提高了放大增益，扩展了通频带宽，而且具有良好的抗噪声系数，采用AT89S52芯片控制数模转换(DAC0832芯片)进行程控放大控制，在0—20MHz频带内，放大倍数在0-40dB之间进行调节，增益起伏为1dB。系统具有键盘输入预置，增益可调和液晶显示，具有很强的实际应用能力。
上传时间： 2013-11-03
上传用户：zzbbqq99n
