普通GPS接收机在特殊环境下，如在高楼林立的城市中心，林木遮挡的森林公路，特别是在隧道和室内环境的情况下，由于卫星信号非常微弱，载噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很难有效捕获到卫星信号，导致无法正常定位。恶劣条件下的定位有广阔的发展和应用前景，特别是在交通事故、火灾和地震等极端环境下，快速准确定位当事者所处位置对于降低事态损失和营救受伤者是极为重要的。欧美和日本等发达国家也都制定了相应的提高恶劣条件下高灵敏度定位能力的发展政策。而高灵敏度GPS接收机定位的关键在于GPS微弱信号的处理。 本课题的主要研究内容是针对GPS微弱信号改进处理方法。针对传统GPS接收机信号捕获中的串行搜索方法提出了基于批处理的微弱信号捕获方法,来提高低信噪比情况下微弱信号的捕获能力，实现快速高灵敏度的准确捕获；针对捕获微弱信号处理大量数据导致的运算量激增，运用双块零拓展(Double Block Zero Padding，DBZP)处理方法减少运算量同时缩短捕获时间。针对传统GPS接收机延迟锁相环跟踪算法提出了基于卡尔曼滤波的新型捕获算法，减小延迟锁相环失锁造成的信号跟踪丢失概率，来提高恶劣环境下低信噪比信号的跟踪能力，实现微弱信号的连续可靠跟踪。通过提高GPS微弱信号的捕获与跟踪能力，进而使GPS接收机在恶劣环境下卫星信号微弱时能够实现较好的定位与导航。 通过拟合GPS接收机实际接收到的原始数据，构造出不同载噪比的数字信号，分别对提出的针对微弱信号的捕获与跟踪算法进行仿真比较验证，结果表明，对接收机后端信号处理部分作出的算法改进使得GPS接收机可以更好的处理微弱信号，并且具有较高的灵敏度和精度。文章同时针对提出的数据处理特征使用FPGA技术对算法主要的数据处理部分进行了初步的构架实现并进行了板级验证，结果表明，利用FPGA技术可以较好的实现算法的数据处理功能。文章最后给出了结论，通过提出的基于批处理和基于DBZP方法的捕获算法以及基于卡尔曼滤波的信号跟踪算法，可以有效地解决微弱GPS信号处理的难题，进而实现微弱信号环境下的定位与导航。
上传时间： 2013-05-31
上传用户：cccole0605
本文研究的视频处理系统是上海市科委技术攻关基金项目“计算机视觉及其芯片化实现”的一部分，主要完成计算机视觉系统的一些基本工作，即视频图像的采集、预处理和显示等。 视频图像采集和预处理系统以Xilinx公司Virtex-ⅡPro系列的FPGA为核心控制器件，结合视频模数转换芯片和VGA显示器，完成视频图像的实时采集、预处理和显示。采集和显示部分作为同外界交流信息的渠道，是构成计算机视觉系统必不可少的一部分；图像预处理则是计算机视觉系统进行高层处理的基础，优秀的预处理算法能有效改善图像质量，提高系统分析判断的准确性。 本文在介绍基于FPGA的视频采集、预处理系统整体架构的基础上，围绕以下四个方面展开了工作： 1.研究并给出了两种基于FPGA的设计方案用于实现YCrCb色度空间到RGB色度空间的转换； 2.针对采集的视频图像，根据VGA显示的要求，给出了一种实现图像去隔行的方案； 3.分析了一系列图像滤波的预处理算法，如均值滤波、中值滤波和自适应滤波等，在比较和总结各算法特点的基础上，提出了一种新的适用于处理混合噪声的滤波算法：混合自适应滤波法； 4.根据算法特点设计了多种采用FPGA实现的图像滤波算法，并对硬件算法进行RTL级的功能仿真和验证，还给出了各种滤波算法的实验结果，在此基础上对各种算法的效果进行直观的比较。 文中，预处理算法的实现充分利用了FPGA的片内资源，体现了FPGA在图像处理方面的特点及优势。同时，视频采集和显示的控制模块也由同一FPGA芯片实现，从而简化了系统整体结构。视频采集和预处理系统在FPGA上的成功实现为“计算机视觉及其芯片化实现”奠定了必要的基础、提供了一定理论依据。
上传时间： 2013-07-26
上传用户：alia
串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个Nios II处理器系统，将SDI接口以IP核形式嵌入到FPGA内部，从而提高系统的集成度，使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括： 1.在分析SDI接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入式系统设计方法，完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能，进行了具体的模块化设计与仿真。 3.引入Nios II嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。
上传时间： 2013-07-31
上传用户：zttztt2005
本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先，提出了认知无线电频谱感知功能的硬件实现框图，包括射频前端部分和数字信号处理部分，接着简单介绍了射频前端电路的功能与特性，最后重点介绍了数字信号处理部分的FPGA实现与验证过程。 数字处理部分主要实现宽带信号的短时傅立叶分析，将中频宽带数字信号通过基于多相滤波器组的下变频模块，实现并行多通道的数字下变频，然后对每个信道进行重叠加窗处理，最后再做快速傅立叶分析(FFT)，从而得到信号的时频关系。整个系统主要包括：延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。 本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计，可稳定工作于200MHz，其分析带宽高达65MHz，具有很高的使用价值。
上传时间： 2013-07-09
上传用户：liuchee
本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-10
上传用户：kennyplds
软件无线电是近年提出的新的通信体系，由于其具有灵活性和可重配置性并且符合通信的发展趋势，已成为通信系统设计的研究热点。因此对基于软件无线电的调制解调技术进行深入细致的研究非常有意义。 本文首先从阐述软件无线电的理论基础入手，对多速率信号处理中的内插和抽取、带通采样、数字变频等技术进行了分析与探讨，为设计和实现8PSK调制解调器提供了非常重要的理论依据。然后，研究了8PSK调制解调技术，详细论述了它们的基本概念和原理，提出了系统实现方案，在DSP+FPGA平台上实现了8PSK信号的正确调制解调。文中着重研究了突发通信的同步和频偏纠正算法，针对同步算法选取了一种基于能量检测法的快速位同步算法，采用相关器实现，同时实现位同步和帧同步。并且对于突发通信的多普勒频偏纠正，设计了一个基于自动频率控制(AFC)环的频偏检测器，通过修改数控振荡器(NCO)的频率控制字方法来校正本地载波频率，整个算法结构简单，运算量小，频偏校正速度快，具有较好的实用性。其次，对相干解调的初始相位进行纠正时，提出了一种简单易行的CORDIC方法，同时对FPGA编程当中的一些关键问题进行了介绍。最后，设计了自适应调制解调器，根据信噪比和误码率来自适应的改变调制方式，以达到最佳的传输性能。
上传时间： 2013-04-24
上传用户：mingaili888
随着Internet的不断发展，人们希望日常生活中所用到的嵌入式设备都能够很方便地实现Intemet接入，这对嵌入式系统设计提出了新的挑战，要求低成本、多功能、高性能。这些是目前嵌入式系统设计的热点。 可编程逻辑器件FPGA在过去的几十年中取得了飞速发展，从最初的几千门到现在的几百万门，可靠性与集成度不断提高，而功耗和成本却在不断降低，具有很高的性价比。再加上开发周期短、对开发人员的要求相对较低的优点，因此被大量应用于嵌入式系统设计中。 本文是基于FPGA高性价比、可灵活配置的特点，也是当前流行的“微控制器+FPGA”的嵌入式系统设计方式，所以我们提出了基于FPGA的实现方案。本文通过在FPGA中硬件实现嵌入式TCP/IP协议(包括UDP、IP、ARP、TCP等网络协议)以及以太网MAC协议，并提供标准MII接口，通过外接PHY实现网络连接。最终成功地通过了验证。 基于FPGA的实现可以有效地降低成本，同时可以在其中集成其他功能模块，提高整个系统的集成度，减小PCB版图面积和布线复杂度，有利于提高系统可靠性。因此，本研究课题对嵌入式系统设计有很大的实用价值。
上传时间： 2013-04-24
上传用户：xlcky
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-06-13
上传用户：15071087253
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-08-04
上传用户：zhch602
