FPGA全局时钟约束(Xilinx)
FPGA全局时钟约束(Xilinx)...
FPGA全局时钟约束(Xilinx)...
100-Gb光传送网(OTN)复用转发器 a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器,通过使用方便的部分重新配置功能支持多标准客户侧接口; b...
本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现(英文资料) ...
Verilog_HDL的故事4_之_模块的沟通...
电子电工实训_收音机_焊接_组装_步骤_实验报告...
赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。...
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、...
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳...
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题,设计并实现了一种基于FPGA 的高速数据传输系统,本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生L...
为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检...