用FPGA实现大型设计时
用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何...
实时设计技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何...
用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何...
实时系统分析与设计,《REAL-TIME SYSTEMS DESIGN AND ANALYSIS》THIRD EDITION Phillip A. Laplante
实时门禁记录系统设计门禁系统是指基于现代电子与信息技术,在建筑物内外的出入口安装智能卡电子自动识别系统,通过持有非接触式卡片来对人(或物)的进出实施放行、拒绝、记录等操作的智能化管理系统, 其目的是为了有效的控制人员(物品)的出入,并且记录...
资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->单片机类毕业设计->单片机控制实时时钟X1226的设计.pdf