在机器人学的研究领域中,如何有效地提高机器人控制系统的控制性能始终是研究学者十分关注的一个重要内容。在分析了工业机器人的发展历程和机器人控制系统的研究现状后,本论文的主要目标是针对四关节实验室机器人特有的机械结构和数学模型,建立一个新型全数字的基于DSP和FPGA的机器人位置伺服控制系统的软、硬件平台,实现对四关节实验室机器人的精确控制。 本论文从实际情况出发,首先分析了所研究的四关节实验室机器人的本体结构,并对其抽象简化得到了它的运动学数学模型。在明确了实现机器人精确位置伺服控制的控制原理后,我们对机器人控制系统的诸多可行性方案进行了充分论证,并最终决定采用了三级CPU控制的控制体系结构:第一级CPU为上位计算机,它实现对机器人的系统管理、协调控制以及完成机器人实时轨迹规划等控制算法的运算;第二级CPU为高性能的DSP处理器,它辅之以具有高速并行处理能力的FPGA芯片,实现了对机器人多个关节的高速并行驱动;第三级CPU为交流伺服驱动处理器,它实现了机器人关节伺服电机的精确三闭环误差驱动控制,以及电机的故障诊断和自动保护等功能。此外,我们采用比普通UART速度快得多的USB来实现上位计算机.与下位控制器之间的数据通信,这样既保证了两者之间连接方便,又有效的提高了控制系统的通信速度和可靠性。 机器人系统的软件设计包括两个部分:一是采用VC++实现的上位监控软件系统,它主要负责机器人实时轨迹规划等控制算法的运算,同时完成用户与机器人系统之间的信息交互;二是采用C语言实现的下位DSP控制程序,它主要负责接收上位监控系统或者下位控制箱发送的控制信号,实现对机器人的实时驱动,同时还能够实时的向上位监控系统或者下位控制箱反馈机器人的当前状态信息。 研究开发出来的四关节实验室机器人控制器具有控制实时性好、定位精度高、运行稳定可靠的特点,它允许用户通过上位控制计算机实现对机器人的各种设定作业的控制,也可以让用户通过机器人控制箱现场对机器人进行回零、示教等各项操作。
上传时间: 2013-04-24
上传用户:极客
H.264/AVC是ITU-T和ISO联合推出的新标准,采用了近几年视频编码方面的先进技术,以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标,作者负责系统架构设计,软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估,算法特点的分析,同时考虑到编码器系统的可伸缩性,可扩展性,本文采用了DSP+FPGA的系统架构。DSP充当核心处理器,而FPGA作为协处理器,针对编码器中最复杂耗时的模块一运动估计模块,设计相应的硬件加速引擎,以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案,其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计,同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用,以及更加精确的亚像素位置的预测,可以改善运动补偿精度,提高图像质量和编码效率,但同时也大大增加了编码器的复杂度,因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现,包括整像素搜索,像素插值,亚像素(1/2,1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中,将多处理器技术和流水线技术相结合,提供高性能的并行计算能力,同时,采用合理的存储器组织结构以提供高数据吞吐量,满足运算的带宽要求,并使编码器具有较好的可伸缩性。最后,在Modelsim环境下建立测试平台,完成了对整个设计的RTL级的仿真验证,并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化,从而使工作频率最终达到134MHz,分析数据表明该模块能够满足编码器的实时性要求。
上传时间: 2013-07-24
上传用户:sn2080395
随着经济的发展,生活水平的逐步提高,购置房屋和车辆的人越来越多,但安全问题也给人们带来巨大的经济损失。与此同时,相应的安全防盗系统也应运而生。目前市场上,低端的方案是利用单片机和通讯单元相结合构成系统。这种系统虽然价格便宜,实现起来也相对简单,但是功能不够完善,不能实现正真的影、音、像图文全方位监控。而高端的方案则使用专用集成电路,虽然功能强大,但是价格昂贵,并且对于新的接口标准存在兼容性问题,而且也不易升级。 基于FPGA的安全监控系统,是FPGA和通讯单元相结合的产物。其核心FPGA可多次配置,灵活性强,在性能和价格中找到一个很好的平衡。其易于维护和升级,以满足市场上不断推陈出的新的接口标准。 整个系统将是对视频图像处理、图像加密技术、传感器、PIC总线通讯等诸多技术的整合。而本文将侧重于论述该系统中视频图像处理、控制接口和视频传送部分的内容。全文分为五个章节,第一章简要介绍了视频信号处理的原理和结构,对一些专业术语进行介绍,并展示了通用的视频处理过程。第二章针对监控系统的案例,对视频信号处理模块的解决方案进行论述,将实际的视频信号处理划分为转换、计算和传送三个子模块,并且分别进行功能介绍。第三章着重介绍视频转换和视频计算两大模块,对相应的接口配置和模块主要代码实现作了深入分析。第四章将论述视频处理中的重要课题:数字图像的压缩技术,并对相应的重要模块和关键步骤作实际建模分析。第五章将探讨视频传送的相关技术,介绍传统的Camera-Link标准和最新的千兆以太网传送标准,对可行性应用进行了比较。
上传时间: 2013-04-24
上传用户:hebmuljb
在诸多行业的材料及材料制成品中,表面缺陷是影响产品质量的重要因素之一。研究具有显微图像实时记录、处理和显示功能的材料表面缺陷检测技术,对材料的分选和材料质量的检查及评价具有重要的意义。 本文以聚合物薄膜材料为被测对象,研究了适用于材料表面缺陷检测的基于现场可编程门阵列(FPGA)的缺陷数据实时处理技术,可实时提供缺陷显微图像信息,完成了对现有材料缺陷检测装置的数字化改造与性能扩展。本文利用FPGA并行结构、运算速度快的特点实现了材料缺陷的实时检测。搭建了以FPGA为核心的缺陷数据处理系统的硬件电路;重点针对聚合物薄膜材料缺陷信号的数据特征,设计了基于FPGA的缺陷图像预处理方案:首先对通过CCD获得的聚合物薄膜材料的缺陷信号进行处理,利用动态阈值定位缺陷区域,将高于阈值的数据即图像背景信息舍弃,保留低于阈值的数据,即完整保留缺陷显微图像的有用信息;然后按照预先设计的封装格式封装缺陷数据;最后通过USB2.0接口将封装数据传输至上位机进行缺陷显微图像重建。此方案大大减少了上传数据量,缓解了上位机的压力,提高了整个缺陷检测装置的检测速度。本文对标准模板和聚合物薄膜材料进行了实验验证。实验结果表明,应用了基于FPGA的缺陷数据实时处理技术的CCD扫描缺陷检测装置可对70μm~1000μm范围内的缺陷进行有效检测,实时重建的缺陷显微图像与实际缺陷在形状和灰度上都有很好的一致性。
上传时间: 2013-05-19
上传用户:Alibabgu
采用以PC 550 型工业控制计算机为核心的卫星地面站计算机监控系统,可以通过卫星传送系统,对各卫星地面站设备的运行情况进行远程监控,提高了管理和控制的自动化程度。关键词:工业控制计算
上传时间: 2013-04-24
上传用户:水瓶kmoon5
根据交通部公布的数据,交通事故呈逐年上升趋势,交通事故不仅给公民的财产造成了损失,而且给公民的人身安全也会造成威胁。因此如何更好地避免交通事故成为一个焦点课题,汽车安全系统更是成为汽车生产商和研究机构的研究热点。 当前汽车安全系统有两大种类:一是被动式安全系统。例如:安全带,安全气囊等。二是主动式安全系统。主动安全系统又分为主动被动式和主动自动式。前者有ABS等。后者有汽车自动防撞系统和倒车雷达等。 本文采用激光测距系统,开发一种汽车在高速公路上行驶的主动式防撞系统,本文的重点是开发测距预警系统,采用专门的激光测距芯片和接收芯片,并采用FPGA(Filed Programmable Gate Array)作为主控芯片,对前车进行有效的监控,根据检测得到的数据,实时提出建议和报警,提醒驾驶员减速或者采取制动措施,从而达到预防追尾碰撞的目的。本文工作主要有以下几个方面: 1) 在比较分析激光、雷达和毫米波等测距方法的基础上,根据市场需求及潜在用户分析,确定采用激光脉冲测距方式。针对激光脉冲测距存在的技术难题,提出以FPGA作为系统核心控制模块的测距系统设计方案。 2) 根据对车载动态测距系统测量精度、测量频率和测量范围的基本要求,结合脉冲激光测距的特点,提出采用多头脉冲激光测距和多周期脉冲测量的技术方案。该方案可有效提高系统测距精度和测量范围,降低系统成本。 3) 基于上述方案,完成了基于FPGA的多头脉冲激光测距系统的各功能模块的详细设计、功能仿真、综合优化及板级测试实验。实验表明,各主要功能模块基本达到预期设计要求,为测距系统的后期开发奠定了基础。 4) 完成了激光测距传感器外围光电转换电路、电源转换电路及通讯接口的设计、制作、安装及实验室调试。 5) 最后对论文研究工作进行了总结,提出了系统的不足之处和进一步研究工作的方向。
上传时间: 2013-05-27
上传用户:yatouzi118
随着计算机科学和视频技术的广泛发展,数字图像采集在电子通信与信息处理领域得到了广泛的应用,例如广播电视的数字化、网络视频、监视监控系统等. 视频图像采集卡作为计算机视频应用的前端设备,承担着模拟视频信号向数字视频信号转换的任务,在多媒体时代占据着重要的位置.设计一种功能灵活,使用方便,便于嵌入到系统中的视频信号采集电路具有重要的实用意义. 本文首先介绍数字图像采集系统的发展现状和前景,提出了本次设计的目标: 完成基于PCI总线的高分辨率图像采集卡设计.然后简单介绍了本次设计用到的基本理论:数据采集理论,特别说明了采样和量化的定义与区别,以及量化的几种方式和量化与AD技术之间的关系. 图像采集系统的基本构成,是以数字信号处理器为核心,控制外围的A/D、D/A转换器和外围存储器.本文对比了当下流行的DSP芯片和IFPGA芯片作为数字处理核心的优缺点,并根据系统实际需要,选用FPGA作为数字信号处理器.然后列举了几款常用A/D视频芯片,还介绍了SDRAM控制的基本流程,最后提出了系统的整体设计方案. 图像采集卡的硬件设计分为A/D前端模拟通道设计和FPGA数字信号传输及外围电路设计.本文重点介绍了A/D芯片外围电路连接和使用方法,对PCI总线和它的控制电路也做了详细阐述.对图像采集卡的PCB布局布线也有详细说明. 图像采集卡FPGA内部程序构成也是本文的一个重点.本次的程序设计主要分为数据采集模块,即与A/D接口模块,数据暂存模块,即SDRAM读写控制模块,数据处理模块和数据传输模块,即PCI控制模块.重点在于对的SDRAM的连续读写控制和各个模块间的协调工作.说明了.A/D采集数据从接收到存储详细过程,以及对SDRAM读写状态机和PCI总线的操控. 最后介绍了硬件调试和FPGA程序验证结果.详细说明了以Modelsim为平台的前端功能仿真和后端时序仿真,以及以SignalTapⅡ为平台,程序下载到FPGA中进行的实时验证.结果表明整个图像采集系统基本达到了系统设计中所给出的性能指标,证明了整个系统设计的正确性和合理性.
上传时间: 2013-04-24
上传用户:amandacool
数字存储示波器(DSO)上世纪八十年代开始出现,由于当时它的带宽和分辨率较低,实时性较差,没有具备模拟示波器的某些特点,因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展,尤其是高速模/数(A/D)转换器及半导体存储器(RAM)的发展,数字存储示波器的采样速率和实时性能得到了很大的提高,在工程测量中,越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz,分辨率为8Bits,实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析,提出了FPGA+ARM架构的技术方案。然后,本文分模块详细叙述了整机系统中部分模块,包括前端高速A/D转换器和FPGA的硬件模块设计,数据处理模块软件的设计,以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上,提出了本系统的设计思想和实现方案。在高速A/D选择上,国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500,利用其双边沿采样模式(DES)实现对单通道1GHz的采样速率,并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元,提高了系统的集成度和稳定性。其中,FPGA缓冲单元完成对不同时基情况下多通道数据的抽取,处理单元完成对数据正弦内插的计算,而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成,不仅充分利用了FPGA内丰富的逻辑资源,而且降低了整机成本,也减少了电路规模。 最后,利用ChipscopePro工具对采样系统进行调试,并分析了数据中的坏数据产生的原因,提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间: 2013-07-07
上传用户:asdkin
光斑质心检测系统是APT精跟踪伺服系统的关键技术之一,目前的光斑检测系统大多是基于PC机的,存在着高速实时性、稳定性问题。在总结各种检测算法的基础上,本文提出了基于FPGA的图像处理算法,实现了激光光斑中心的高速实时检测。 文中主要采用3×3窗口模块和自适应阈值模块,先对CCD输入数据进行处理,判断光斑的范围,然后再运用光斑的质心算法对光斑所占的像元进行运算,得出光斑位置的脱靶量,最后用VGA格式将图像显示在LCD上。本文达到了的3000帧/s的脱靶量帧速,精度为2urad的技术指标,实现了高速率、高精度的精跟踪要求。
上传时间: 2013-04-24
上传用户:林鱼2016
随着微电子技术和计算机技术的迅猛发展,尤其是现场可编程器件的出现,为满足实时处理系统的要求,诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术,在运行时根据需要,动态改变系统的电路结构,从而使系统既有硬件优化所能达到的高速度和高效率,又能像软件那样灵活可变,易于升级,从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变,这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”,将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统,并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先,文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图,来确定该CPU的指令系统,并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制,因此进行了微程序控制器的设计,即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”,需对“实验CPU”进行VHDL描述。 其次,文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载,与实验箱上的ARMCPU构成双内核CPU,实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境,文章对双内核CPU系统存在的关键问题,如“实验CPU”的内存读写问题、微程序控制器的实现,以及“实验CPU'’框架等进行了改进,并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后,文章对双核CPU系统进行了功能分析。经分析,该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况,如模拟“实验CPU”的内存,实现机器码运行,通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作,所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU,研究双核CPU之间的通信,尝试新的体系结构。
上传时间: 2013-04-24
上传用户:royzhangsz