实时实现技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
用来实现VGA发生时序,显示颜色,用CPLD实现
verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动
VHDL语言实现时钟程序,用fpga开发板试过后,能够执行
秒表计时器的verilog实现,是一个教授发表的学术论文。有点参考意义。
用单片机实现计时器,并将数字用八段四位数码管显示出来
用Verilog 实现的电子时钟,给初学者一个模版,学习Verilog。
用 keil 实现 的一个 时钟,很小很强大哦。利用中断来触发计时
实现了传感器定位时,传感器的最佳布置方式,以实现准确的定位
加载登录表单中...
加载注册表单中...
加载表单中...