Topweaver 1.10
Topweaver 一个很好用的HDL设计工具,能够自动将子模块聚合成一个顶层文件,DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。...
Topweaver 一个很好用的HDL设计工具,能够自动将子模块聚合成一个顶层文件,DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。...
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构,与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性,因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用...
这是一个利用VB编写的中小企业ERP。功能比较全,包括了工程、客户、采购、销售、库存、人力等各子模块...
图书馆管理系统,读者管理子模块,delphi加sqlserver.做成,是本人的毕业设计...
(一)功能要求: (1) 信息维护: 要求:学生信息数据要以文件的形式保存,能实现学生信息数据的维护。此模块包括子模块有:增加学生信息、删除学生信息、修改学生信息 (2) 信息查询:要求:查询时可实现按姓名查询、按学号查询 (3) 成绩统计:要求:A输入任意的一个课程名(如数学)和一个分数段...