近年来,语音识别研究大部分集中在算法设计和改进等方面,而随着半导体技术的高速发展,集成电路规模的不断增大与各种研发技术水平的不断提高,新的硬件平台的推出,语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后,逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上,重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用,并结合基于FPGA的SOPC系统,在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统,减少了系统的物理体积和总体功耗;同时系统控制核心都在FPGA内部实现,可以极为方便地更新和升级系统,大大地提高了系统的通用性和可维护性。 此外,由于本系统需要大量的高速数据运算,在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器,实现了语音信号的端点检测模块,FFT快速傅立叶变换模块,DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能,作者充分利用了FPGA的高速并行的优势,以及配套开发环境中的Avalon总线自定义硬件外设,使系统处理数字信号的能力大大提高,其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面: (1)结合ALTERA CYCLONE II芯片的特点,确定了基于FPGA语音识别系统的总体设计,在此基础上进行了系统的软硬件的选择和设计。 (2)自主设计了纯硬件描述语言的驱动电路设计,完成了高速语音采集的工作,并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 (3)完成高速定点256点的FFT模块的设计,此模块是系统成败的关键,实现高速实时的运算。 (4)结合SOPC的特性,设计了人机友好接口,如LCD显示屏的提示反馈信息等等,以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 (5)进行了整体系统测试,系统可以较稳定地实现实时处理的目的,具有一定的市场潜在价值。
上传时间: 2013-05-23
上传用户:ABCD_ABCD
近年来,以FPGA为代表的数字系统现场集成技术取得了快速的发展,FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题,而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心,系统的可重构型不强,FPGA解决了这一问题,并且现有的FPGA中,多数已集成DSP模块,结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此,FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求,作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心,使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析,设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配,核心板之间的数据传输采用了LVDS(低电压差分信号)技术,从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴,因此必须重视信号完整性的设计与分析问题,作者根据高速电路的设计惯例和软件辅助设计的方法,在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上,顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节,作者还在文中研究了在系统设计过程中出现的电源完整性问题,并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能,本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板,完成了应用板,视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作,对其中的部分接口进行了逻辑验证。 @@ 经过测试,该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点,能够满足当前一些信号处理系统对高速、实时处理的要求,可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作,为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词:通用实时信号处理;FPGA;信号完整性;DDR2;LVDS
上传时间: 2013-05-27
上传用户:qiaoyue
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间: 2013-07-27
上传用户:ice_qi
虚拟仪器技术是以传感器、信号测量与处理、微型计算机等技术为基础而形成的一门综合应用技术。目前虚拟仪器大部分是基于PC机,利用PCI等总线技术传输数据,数据卡插拔不便,便携性差。随着嵌入式技术的飞速发展,嵌入式系统平台已经应用到各个领域,而市场上的嵌入式虚拟仪器系统还相当少,各种研究工作才刚刚起步,各种高性能的虚拟仪器和处理系统在现代工业控制和科学研究中已成为必不可少的部分。因此在我国开发具有较高性能、接口灵活、功能多样化、低成本的虚拟仪器装置势在必行。 针对目前虚拟仪器系统发展趋势和特点,采用FPGA技术,进行一种支持多种平台的高速虚拟仪器系统的设计与研究,并针对高速虚拟仪器系统中的一些技术难点提出解决方案。首先进行了系统的总体设计,确定了采用FPGA作为系统的控制核心,并选取了Labview作为PC平台应用程序开发工具,利用USB2.0接口来进行数据传输;同时选取嵌入式处理器S3C2410以及WinCE作为嵌入式系统硬软件平台。随后进行了各个具体模块的设计,在硬件方面,分别设计了前端处理电路,ADC电路以及USB接口电路。在软件方面,进行了FPGA控制程序的设计工作,实现了对各个模块和接口电路的控制功能。在上层应用程序的设计方面,设计了Labview应用程序,实现了波形显示和频谱分析等仪器功能,人机界面良好。在嵌入式平台上面,进行了WinCE下GPIO驱动程序设计,并在上层应用程序中调用驱动来进行数据的读取。为了解决高速ADC与数据缓存器的速度不匹配的问题,提出利用多体交叉式存储器结构的设计方案,并在FPGA内对控制程序进行了设计,对其时序进行了仿真。 最后对系统进行了联合调试工作,利用上层软件对输入波形进行采集。根据调试结果看,该系统对输入信号进行了较好的采样和存储,还原了波形,达到了预期效果。课题研究并且对设计出一种支持多平台的新型虚拟仪器系统,具有性能好、使用灵活,节省成本等特点,具有较高的研究价值和现实意义。
上传时间: 2013-04-24
上传用户:shwjl
现代电子系统中,FIR数字滤波器作为数字信号处理技术的重要组成部分,以其良好的线性特性在许多领域内被广泛的应用。在工程实践中,往往要求信号处理具有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。 随着可编程逻辑器件和EDA技术的发展,越来越多的人开始应用FPGA实现FIR滤波器,既保证了信号处理的实时性,又可兼顾灵活性的要求。但是普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数,只能完成单一特性的滤波工作。 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来,设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数,通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置,实现数字滤波器参数可调;配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算,滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换,保证了系统的有序运行。 本文通过性能测试和应用实例对系统进行验证。实验证明:该基于FPGA的可调参数FIR滤波系统参数配置方便,可以根据实际需要动态调整滤波参数,并且滤波效果良好,可有效滤除噪声信号。
上传时间: 2013-07-26
上传用户:KSLYZ
工业生产过程往往具有非线性、不确定性,难以建立精确的数学模型。应用常规的PID控制器难以达到理想的控制效果。作为的重要分支,人工神经网络具有良好的非线性映射能力和高度的并行信息处理能力,已成为非线性系统建模、辨识和控制中常用的理论和方法。其中,神经元具有很强的信息综合、学习记忆、自学习和自适应能力,可以处理那些难以用模型和规则描述的过程,将神经元与PID结合,应用到实际的控制中,可以在线调整PID的参数,使系统具有较强的抗干扰能力、自适应能力和较好的鲁棒性。 目前,人工神经网络的研究主要是神经网络的理论研究、神经网络的应用研究和神经网络的实现技术研究,这三方面是相互依赖和相互促进的关系。本文主要侧重的是神经网络的实现技术研究方面,创新性地利用FPGA嵌入式系统开发技术实现单神经元PID智能控制器的研究与设计,并将其封装成为一个专用的IP核供其他的控制系统使用。 首先,对单神经元PID智能控制器的设计原理和设计算法进行了深入的研究与分析;其次,利用MATLAB设计单神经元PID智能控制器,针对特定的被控对象,对其进行仿真实验,获得比较理想的系统输出;然后,研究基于FPGA的单神经元智能控制算法的实现,对控制器进行VHDL语言分层设计,使用Altera公司的软件QuartusⅡ6.1进行仿真实验。两个仿真实验结果表明,基于FPGA的单神经元智能控制器比MATLAB设计的单神经元PID智能控制器性能优良。 本文的设计模块主要包括权值修改模块、误差计算模块、权值产生模块和输出模块。在各个模块的设计中进行了优化处理,使本文的设计不仅利用的硬件资源少,而且也有很快的运行速度,同时也改善了传统控制器的控制性能。
上传时间: 2013-04-24
上传用户:13517191407
随着数码技术的不断发展,数字图像处理的应用领域不断扩大,其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频,存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚,实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器,提出用硬件实现Bayer格式到RGB格式转换的设计方案,完成由黑白图像到高清彩色图像的转换,用SDRAM作缓存,输出标准VGA信号,可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看,与模拟相机740X576分辨率(480线)图像相比,设计图像画质相当于1280X1024分辨率(750线),最高帧率25fps,整个结构应用FPGA作为主控制器,用少量的缓存代替传统的大容量存储,加快了运算速率,减小了电路规模,满足图像实时处理的要求,使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器,实时采集Bayer图像象素,分析研究CFA图像插值算法,实现了基于FPGA的实时线性插值算法,能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构,输出彩色RGB图像。由端口FIFO作为数据缓冲,存储一帧图像到高速SDRAM,构建VGA显示控制器,实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后,对系统进行了调试。经实验验证,系统达到了实时性,能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理,占用系统资源很少,用较少的时间完成了图像数据的转换,提高了效率。
上传时间: 2013-06-08
上传用户:zhengjian
数据采集是信号与信息系统中一个重要的组成部分,也是数字信号处理的关键环节。本论文主要介绍一种基于FPGA的数据采集系统,提出一种由高速A/D转换芯片、高性能FPGA和PCI总线接口组成的数据采集系统方案及其的硬件电路实现方法。该系统利用AD器件对信号进行放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号来进行电路控制及实现数据缓存、数据传递等功能,最后通过PCI逻辑接口把暂存在FPGA的数据传送到PC主机。FPGA作为采集系统的核心部件,完成了内部数字电路设计,使系统具有很高的可适应性、可扩展性和可调试性。 本论文从研究数据采集的理论出发,重点研究了A/D模数转换、FPGA芯片设计及PCI总结接口设计,完成了系统的各级电路硬件设计,并通过系统仿真验证了系统的可行性。
上传时间: 2013-04-24
上传用户:小杨高1
MP3音乐是目前最为流行的音乐格式,因其音质、复杂度与压缩比的完美折中,占据着广阔的市场,不仅在互联网上广为流传,而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象,在实时性、面积等约束条件下,研究MP3解码电路的设计方法,实现FPGA原型芯片,研究MP3原型芯片的验证方法。 论文的主要贡献如下: (1)使用算法融合方法合并MP3解码过程的相关步骤,以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块,可以减少一半的读写RAM操作;把IMDCT模块内部的三个算法步骤融合在一起进行设计,可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中,采用流水线设计技术,设置寄存器把较长的组合逻辑路径隔开,提高了电路的性能和可靠性;使用连续访问公共缓存技术,合理规划各计算子模块的工作时序,将数据计算的时间隐藏在访存过程中;充分利用频率线的零值区特性,有效地减少数据计算量,加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台,实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5%,其中组合逻辑查找表ALUT为7189个,寄存器共有4024个,系统频率可达69.6MHz,充分满足了MP3解码过程的实时性要求。实验结果表明,MP3音频解码FPGA原型芯片可正常播放声音,解码音质良好。
上传时间: 2013-07-01
上传用户:xymbian
现代数字信号处理对实时性提出了很高的要求,当最快的数字信号处理器(DSP)仍无法达到速度要求时,唯一的选择是增加处理器的数目,或采用客户定制的门阵列产品。随着可编程逻辑器件技术的发展,具有强大并行处理能力的现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势。本文以此为背景,研究了基于FPGA的快速傅立叶变换、数字滤波、相关运算等数字信号处理算法的高效实现。 首先,针对图像声纳实时性的要求和FPGA片内资源的限制,设计了级联和并行递归两种结构的FFT处理器。文中详细讨论了利用流水线技术和并行处理技术提高FFT处理器运算速度的方法,并针对蝶形运算的特点提出了一些优化和改进措施。 其次,分析了具有相同结构的数字滤波和相关运算的特点,采用了有乘法器和无乘法器两种结构实现乘累加(MAC)运算。无乘法器结构采用分布式算法(DA),将乘法运算转化为FPGA易于实现的查表和移位累加操作,显著提高了运算效率。此外,还对相关运算的时域多MAC方法及频域FFT方法进行了研究。 最后,完成了图像声纳预处理模块。在一片EP2S60上实现了对160路信号的接收、滤波、正交变换以及发送等处理。实验表明,本论文所有算法均达到了设计要求。
上传时间: 2013-06-09
上传用户:zgu489