(1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇 小写字母表示人的语言词汇 希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A→sae (3) 、将魔王语言B(ehnxgz)B解释成人的语言.每个字母对应下列的语言.
上传时间： 2013-12-30
上传用户：ayfeixiao
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
1. 下列说法正确的是 （ ） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上传时间： 2017-01-04
上传用户：netwolf
近年来，对器件的失效分析已经成为电力电子领域中一个研究热点。本论文基于现代电力电子装置中应用最广的IGBT器件，利用静态测试仪3716，SEM（Scanning Electrom Microscope，扫描电子显微镜）、EDX（Energy Dispersive X-Ray Spectroscopy、能量色散x射线光谱仪）、FIB（Focused lon beam，聚焦高子束）切割、TEM（Thermal Emmision Microscope，高精度热成像分析仪）等多种分析手段对模块应用当中失效的1GBT芯片进行电特性分析、芯片解剖并完成失效分析，并基于相应的失效模式提出了封装改进方案。1，对于栅极失效的情况，本论文先经过电特性测试完成预分析，并利用THEMOS分析出栅极漏电流通路，找到最小点并进行失效原因分析，针对相应原因提出改进方案。2，针对开通与关断瞬态过电流失效，采用研磨、划片等手段进行芯片的解剖。并用SEM与EDX对芯片损伤程度进行评估分析，以文献为参考进行失效原因分析，利用saber仿真进行失效原因验证。3，针对通态过电流失效模式，采用解剖分析来评估损伤情况，探究失效原因，并采用电感钳位电路进行实验验证。4，针对过电压失效模式，采用芯片解剖方式来分析失效点以及失效情况，基于文献归纳并总结出传统失效原因，并通过大量实验得出基于封装的失效原因，最后采用saber仿真加以验证。
标签： igbt
上传时间： 2022-06-21
上传用户：1208020161
封装作为微电子产业的三大支柱之一，在微电子产业中的地位越来越重要。随着微电子产业不断的发展，轻型化，薄型化，小型化的微小间距封装成为发展需要。而封装的相关失效成为制约封装向前发展的瓶颈。本文通过大量的调研文献，对封装失效分析的目的，内容和现状进行总结，并对封装失效分析的未来发展进行展望。本文的主题是对封装中最重要的两个方面引线键合和塑料封装材料产生的相关失效进行归纳总结。本文从封装在微电子产业中的作用出发，引出对封装的失效进行分析的重要性，并说明了国内外封装产业的差距。对失效的基础概念，失效的分类进行了阐述；总结了进行失效分析的相关流程和进行失效分析最基本的方法和仪器。对封装中最普遍的引线键合工艺和塑封工艺分别进行了分析。对比了传统的Au线，Al线与Cu线键合工艺，说明了Cu引线键合技术代替传统的键合技术成为主流键合工艺的必然性；对Cu引线键合技术中出现的相关失效问题和国内外的研究结果进行了分析归纳。对塑料封装材料的发展进行了说明，指出环氧树脂为主流塑料封装材料的原因；对环氧树脂的组成以及在使用环氧树脂过程中出现的相关失效进行了归纳，并总结了环氧树脂未来的发展方向。
上传时间： 2022-06-24
上传用户：slq1234567890
分析B&W主机遥控系统组成功能。
上传时间： 2013-11-07
上传用户：wangzeng
电子产品可靠性分析、评价的重点在于确定其高风险环节。基于充分考量失效机理的分析目的，采用了“元器件-失效模式-失效机理-影响因素”相关联的分析方法，通过相关物理模型和一个电子产品分析案例，实现了利用这一方式确定高风险环节和分析可靠性的全过程，得到了这一方法比采用FMEA等失效模式分析更为实际、准确的结论。
上传时间： 2013-11-19
上传用户：fanxiaoqie
题目：利用条件运算符的嵌套来完成此题：学习成绩>=90分的同学用A表示，60-89分之间的用B表示，60分以下的用C表示。 1.程序分析：(a>b)?a:b这是条件运算符的基本例子。
上传时间： 2015-01-08
上传用户：lifangyuan12
本文件包括了一系列应力测试失效机理、 最低应力测试认证要求的定义及集成电路认证的参考测试条件。 这些测试能够模拟跌落半导体器件和封装失效， 目的是能够相对于一般条件加速跌落失效。 这组测试应该是有区别的使用，每个认证方案应检查以下： a、任何潜在新的和独特的失效机理；b、任何应用中无显现但测试或条件可能会导致失效的情况；c、任何相反地会降低加速失效的极端条件和应用 。使用本文件并不是要解除 IC 供应商对自己内部认证项目的责任性， 其中的使用者被定义为所有按照规格书使用其认证器件的客户， 客户有责任去证实确认所有的认证数据与本文件相一致。 供应商对由其规格书里所陈述的器件温度等级的使用是非常值得提倡的。 此规格的目的是要确定一种器件在应用中能够通过应力测试以及被认为能够提供某种级别的品质和可靠性。 如果成功完成根据本文件各要点需要的测试结果， 那么将允许供应商声称他们的零件通过了 AEC Q100认证。供应商可以与客户协商，可以在样品尺寸和条件的认证上比文件要求的要放宽些， 但是只有完成要求实现的时候才能认为零件通过了 AEC Q100认证。
上传时间： 2022-05-08
上传用户：
电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式（MM） 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器（消电器、电中和器或离子平衡器） 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度（ESDS）检测及分类的常用标准 3.3.2 标准试验方法的主要内容（以MIL-STD-883E 方法3015.7为例） 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I－V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具－TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理
上传时间： 2013-07-13
上传用户：2404
