PCB线宽和电流关系公式 先计算Track的截面积，大部分PCB的铜箔厚度为35um（即 1oz）它乘上线宽就是截面积，注意换算成平方毫米。 有一个电流密度经验值，为15~25安培/平方毫米。把它称上截面积就得到通流容量。 I=KT（0.44）A（0.75）， 括号里面是指数， K为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048 T为最大温升，单位为摄氏度（铜的熔点是1060℃） A为覆铜截面积，单位为square mil. I为容许的最大电流，单位为安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍数关系，与公式不符 ？
上传时间： 2013-11-12
上传用户：ljd123456
使用Nios II紧耦合存储器教程 Chapter 1. Using Tightly Coupled Memory with the Nios II Processor Reasons for Using Tightly Coupled Memory . . . . . . . . . . . . . . . . . . . . . . . 1–1 Tradeoffs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1 Guidelines for Using Tightly Coupled Memory . . . .. . . . . . . . 1–2 Hardware Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Software Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . 1–3 Locating Functions in Tightly Coupled Memory . . . . . . . . . . . . . 1–3 Tightly Coupled Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Dual Port Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . 1–5 Building a Nios II System with Tightly Coupled Memory . . . . . . . . . . . 1–5
上传时间： 2013-10-13
上传用户：黄婷婷思密达
Nios II 软件开发人员手册中的缓存和紧耦合存储器部分 Nios® II embedded processor cores can contain instruction and data caches. This chapter discusses cache-related issues that you need to consider to guarantee that your program executes correctly on the Nios II processor. Fortunately, most software based on the Nios II hardware abstraction layer (HAL) works correctly without any special accommodations for caches. However, some software must manage the cache directly. For code that needs direct control over the cache, the Nios II architecture provides facilities to perform the following actions:
上传时间： 2013-10-25
上传用户：虫虫虫虫虫虫
摘要： 随着微电子技术和计算机技术的迅速发展，PLC（即可编程控制器）在工业控制领域内得到十分广泛地应用。PLC是一种基于数字计算机技术、专为在工业环境下应用而设计的电子控制装置，它采用可编程序的存储器，用来存储用户指令，通过数字或模拟的输入/输出，完成一系列逻辑、顺序、定时、记数、运算等确定的功能，来控制各种类型的机电一体化设备和生产过程。本文介绍了利用可编程控制器编写的一个五层电梯的控制系统，检验电梯PLC控制系统的运行情况。实践证明，PLC可遍程控制器和MCGS组态软件结合有利于PLC控制系统的设计、检测，具有良好的应用价值。 电梯是随着高层建筑的兴建而发展起来的一种垂直运输工具。多层厂房和多层仓库需要有货梯；高层住宅需要有住宅梯；百货大楼和宾馆需要有客梯，自动扶梯等。在现代社会，电梯已像汽车、轮船一样，成为人类不可缺少的交通运输工具。据统计，美国每天乘电梯的人次多于乘载其它交通工具的人数。当今世界，电梯的使用量已成为衡量现代化程度的标志之一。追溯电梯这种升降设备的历史，据说它起源于公元前236年的古希腊。当时有个叫阿基米德的人设计出--人力驱动的卷筒式卷扬机。1858年以蒸汽机为动力的客梯，在美国出现，继而有在英国出现水压梯。1889年美国的奥梯斯电梯公司首先使用电动机作为电梯动力，这才出现名副其实的电梯，并使电梯趋于实用化。1900年还出现了第一台自动扶梯。1949年出现了群控电梯，首批4～6台群控电梯在纽约的联合国大厦被使用。1955年出现了小型计算机（真空管）控制电梯。1962年美国出现了速度达8米/秒的超高速电梯。1963年一些先进工业国只成了无触点半导体逻辑控制电梯。1967年可控硅应用于电梯，使电梯的拖动系统筒化，性能提高。1971年集成电路被应用于电梯。第二年又出现了数控电梯。1976年微处理机开始用于电梯，使电梯的电气控制进入了一个新的发展时期。 1电梯简介 1.1电梯的基本分类 1.1.1按用途分类 ⑴ 乘客电梯：为运送乘客而设计的电梯。主用与宾馆，饭店，办公楼，大型商店等客流量大的场合。这类电梯为了提高运送效率，其运行速度比较快，自动化程度比较高。轿厢的尺寸和结构形式多为宽度大于深度，使乘客能畅通地进出。而且安全设施齐全，装潢美观。
上传时间： 2013-10-16
上传用户：lili123
本白皮书主要介绍 Spartan®-6 FPGA 如何满足大批量系统的需求。包括经济高效地驱动商用存储器芯片、构建芯片间的高性能接口、创新型节电模式，这些只是高性能、低功耗、低成本 Spartan-6 FPGA 解决诸多问题的一部分。
上传时间： 2015-01-02
上传用户：jx_wwq
赛灵思推出的三款全新产品系列不仅发挥了台积电28nm 高介电层金属闸 (HKMG) 高性能低功耗 (HPL) 工艺技术前所未有的功耗、性能和容量优势，而且还充分利用 FPGA 业界首款统一芯片架构无与伦比的可扩展性，为新一代系统提供了综合而全面的平台基础。目前，随着赛灵思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出，赛灵思将系统功耗、性价比和容量推到了全新的水平，这在很大程度上要归功于台积电 28nm HKMG 工艺出色的性价比优势以及芯片和软件层面上的设计创新。结合业经验证的 EasyPath™成本降低技术，上述新系列产品将为新一代系统设计人员带来无与伦比的价值
上传时间： 2015-01-02
上传用户：shuizhibai
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题，并融合了中断、旗语、主从功能。它具有存取速度快、功耗低、可完全异步操作、接口电路简单等优点，但缺点也非常明显，那就是价格太昂贵。为解决IDT 专用双端口RAM 芯片的价格过高问题，广州致远电子有限公司推出了一种全新的基于Actel FPGA 的双端口RAM 的解决方案。该方案采用Actel FPGA 实现，不仅具有IDT 专用双端口RAM 芯片的所有性能特点，更是在价格上得到了很大改善，以A3P060双端口RAM 为例，在相同容量（2K 字节）下，其价格仅为IDT 专用芯片的六分之一。
上传时间： 2013-10-19
上传用户：18165383642
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2015-01-02
上传用户：refent
本文将接续介绍电源与功率电路基板，以及数字电路基板导线设计。宽带与高频电路基板导线设计a.输入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器电路基板图26 是由FET 输入的高速OP 增幅器OPA656 构成的高输入阻抗OP 增幅电路，它的gain取决于R1、R2，本电路图的电路定数为2 倍。此外为改善平滑性特别追加设置可以加大噪讯gain，抑制gain-频率特性高频领域时峰值的R3。图26 高输入阻抗的宽带OP增幅电路图27 是高输入阻抗OP 增幅器的电路基板图案。降低高速OP 增幅器反相输入端子与接地之间的浮游容量非常重要，所以本电路的浮游容量设计目标低于0.5pF。如果上述部位附着大浮游容量的话，会成为高频领域的频率特性产生峰值的原因，严重时频率甚至会因为feedback 阻抗与浮游容量，造成feedback 信号的位相延迟，最后导致频率特性产生波动现象。此外高输入阻抗OP 增幅器输入部位的浮游容量也逐渐成为问题，图27 的电路基板图案的非反相输入端子部位无full ground设计，如果有外部噪讯干扰之虞时，接地可设计成网格状(mesh)。图28 是根据图26 制成的OP 增幅器Gain－频率特性测试结果，由图可知即使接近50MHz频率特性非常平滑，-3dB cutoff频率大约是133MHz。
标签： PCB
上传时间： 2013-11-09
上传用户：z754970244
解压密码：www.elecfans.com 随着微电子技术的迅速发展以及集成电路规模不断提高，对电路性能的设计 要求越来越严格，这势必对用于大规模集成电路设计的EDA 工具提出越来越高的 要求。自1972 年美国加利福尼亚大学柏克莱分校电机工程和计算机科学系开发 的用于集成电路性能分析的电路模拟程序SPICE（Simulation Program with IC Emphasis）诞生以来，为适应现代微电子工业的发展，各种用于集成电路设计的 电路模拟分析工具不断涌现。HSPICE 是Meta-Software 公司为集成电路设计中 的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通 用电路模拟程序，它在柏克莱的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它电路分析软件的基础上，又加入了一些新的功能，经 过不断的改进，目前已被许多公司、大学和研究开发机构广泛应用。HSPICE 可 与许多主要的EDA 设计工具，诸如Candence,Workview 等兼容，能提供许多重要 的针对集成电路性能的电路仿真和设计结果。采用HSPICE 软件可以在直流到高 于100MHz 的微波频率范围内对电路作精确的仿真、分析和优化。在实际应用中， HSPICE能提供关键性的电路模拟和设计方案，并且应用HSPICE进行电路模拟时， 其电路规模仅取决于用户计算机的实际存储器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
上传时间： 2013-10-18
上传用户：s363994250
