目前以IGBT为开关器件的串联谐振感应加热电源在大功率和高频下的研究是一个热点和难点,为弥补采用模拟电路搭建而成的控制系统的不足,对感应加热电源数字化控制研究是必然趋势。本文以串联谐振型感应加热电源为研究对象,采用TI公司的TMS320F2812为控制芯片实现电源控制系统的数字化。 首先分析了串联谐振型感应加热电源的负载特性和调功方式,确定了采用相控整流调功控制方式,接着分析了串联谐振逆变器在感性和容性状态下的工作过程确定了系统安全可靠的运行状态。本文设计了电源主电路参数并在Matlab/Simulink仿真环境下搭建了整个系统,仿真分析了串联谐振型感应加热电源的半压启动模式及锁相环频率跟踪能力和功率调节控制。 针对感应加热电源的数字控制系统,在讨论了晶闸管相控触发和锁相环的工作原理及研究现状下详细地分析了本课题基于DSP晶闸管相控脉冲数字触发和数字锁相环(DPLL)的实现,得出它们各自的优越性,同时分析了感应加热电源的功率控制策略,得出了采用数字PI积分分离的控制方法。本文采用TI公司的TMS320F2812作为系统的控制芯片,搭建了控制系统的DSP外围硬件电路,分析了系统的运行过程并编写了整个控制系统的程序。最后对控制系统进行了试验,验证了理论分析的正确性和控制方案的可行性。
上传时间： 2013-05-25
上传用户：kennyplds
本课题是针对陕西美泰电气有限公司的一个开发研究项目。在国内,中频大功率感应加热电源虽然有许多研究,但是在控制方式上与选取的功率元件上却有不同,特别是针对DSP控制与选取IGBT作为功率元件的相关文献较少。数字化控制将是一种趋势,而IGBT控制灵活,驱动简单,从而将逐步取代晶闸管,GTO等元件。 本课题主要以并联谐振型感应加热电源为研究对象,采用了IGBT为功率开关元件的主电路,比较了直流调功和逆变调功的优缺点,最终选择了三相全控晶闸管整流的调功方式,同时也描述了重叠时间对逆变器的影响。计算分析了整流侧和逆变侧的必要参数以及并联谐振槽路的参数,本文在MATLAB/Simulink环境下建立了10kHz/500kW并联谐振型感应加热系统的仿真模型,对整流调功、锁相环频率跟踪、逆变器的启动等仿真波形进行了重点分析并得出结论。在此理论基础上,设计了基于DSPTMS320F2812 10kHz/500kW感应加热电源的控制器,其中重点研究了闭环调功控制系统、锁相环频率跟踪系统、重叠时间、整流侧晶闸管脉冲触发产生和相序判断以及逆变器启动的全数字化控制。同时,设计了过压过流保护电路以及外围采样电路、检测电路,特别是过压保护,本文给出了一种箝位思想并对此思想进行了仿真证明了其正确性和可行性,以便使电源和IGBT更安全的工作。最后,对本文所提出的控制方案进行实验验证,证明了本文理论计算分析的正确性和控制方案的可行性。
上传时间： 2013-06-09
上传用户：czh415
一种2KW高频开关电源的设计-使用UC3875电路实现桥式电压过零切换的高效大功率电源。
上传时间： 2013-05-20
上传用户：1051290259
在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，设计出了一款可以同时输出8路脉冲序列、各脉冲序列之间具有可调高精度延迟、可调脉冲宽度及占空比等。论文讨论了FPGA芯片结构及开发流程，着重讨论了较高频率脉冲电路的可编程实现方法，以及如何利用VHDL语言实现硬件电路软件化设计的技巧与方法，给出了整个系统设计的原理与实现。讨论了高精密电源的PWM技术原理及实现，并由此设计了FPGA所需电源系统。给出了配置电路设计、数据通信及接口电路的实现。开发了上层控制软件来控制各路脉冲时序及属性。 该电路工作频率200MHz，输出脉冲最小宽度可达到10ns，最大宽度可达到us甚至ms量级。可以同时提供l路同步脉冲和7路脉冲，并且7路脉冲相对于同步脉冲的延迟时间可调，调节步长为5ns。
上传时间： 2013-06-15
上传用户：ZJX5201314
基于PIC单片机的脉冲电源:设计了一种金属凝固过程用脉冲电源。该电源采用PIC16F877作为主控芯片，实现对窄脉冲电流幅值的检测，以及时电流脉冲幅值根据模糊PID算法进行闲环控制。使用结果表明
上传时间： 2013-05-18
上传用户：aa17807091
系统采用ATME189S52 为微控制器(MCE)核心，实现了可控的恒定直流电流源设计。核心恒流模块采用自反馈电路连接大功率场效应管IRFZ44NL，使得电流输出范围达到20~2000
上传时间： 2013-07-05
上传用户：cy_ewhat
大功率照明驱动电路 PT4107 在系统设计中，最具挑战性的工作是如何提高整机效率。在图 1典应用电路中电路中除了芯片的固定消耗外，主要有 5 个元件会影响效率，它们是整流二极管、
上传时间： 2013-06-19
上传用户：t1213121
现代通信系统对带宽和数据速率的要求越来越高，超宽带(ultra-wideband，UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点，成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析：一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲，即Hermite正交脉冲，并且分析了这种构建UWB多元通信和多用户通信的系统性能。二是分析了UWB的多带频分复用物理层提案(MBOA)的调制技术，并在FPGA上实现了调制模块。正交Hermite脉冲集被提出用于UWB的M元双正交调制系统，获得高数据速率。调整脉冲的脉宽因子和中心频率能使脉冲满足FCC的频谱要求。M元双正交调制的接收机需要M/2个相关器，远比M元正交调制所需的相关器数量少。误码率一定时，维数M的增加可获得高的比特率和低的信噪比。虽然高阶的Hermite脉冲易受抖动时延的影响，但当抖动时延范围小于0.02ns时，其影响较为不明显。本文认为1～8阶的Hermite脉冲皆可用，可构成16元双正交系统。 正交Hermite脉冲集也可以构造UWB多用户系统。各用户的信息用不同的Hermite脉冲同时传输，其多用户的误比特率上限低于高斯单脉冲构成的PPM多用户系统的误比特率，所以其系统性能更优。正交Hermite脉冲还可以用于UWB的DS-CDMA调制，在8个脉冲可用的情况下，最多可容64个用户同时通信。 基于MBOA提出的UWB物理层协议，本文用Verilog硬件语言实现了调制与解调结构，并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。为了达到UWBMB-OFDM系统的FFT处理器的要求，一个混和基多通道流水线的FFT算法结构被提出。其有效的实现方法也被提出。这种结构采用多通道以获得高的数据吞吐量。此外，它用于存储和复数乘法器的硬件损耗相比其他的FFT处理器是最少的。高基的FFT蝶算减少了复数乘法器的数量。在132MHz的工作频率下，整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。
上传时间： 2013-07-29
上传用户：TI初学者
现代雷达系统广泛采用脉冲压缩技术，用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲，保证足够的最大作用距离，而接收时，采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时，数字信号处理技术的迅猛发展和广泛应用，为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM)，非线性调频信号(NLFM)和Taylor四相码信号，且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有：(1)基于双通道模数转换器AD10242设计高精度数据采集电路，为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生，以实现高精度采样。 (2)根据协议和脉压系统的工作要求，以基于FPGAEP1K100QC208完成系统控制，使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM，实现数据暂存，以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统，以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线，且各DSP以链路口互连，进行数据通信。各DSP还使用一个链路口连接到接口板DSP，将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心，设计输出板电路，完成数据对齐、求模和数据向下一级的输出，并产生模拟输出。 (5)调试并改进处理板和输出板。
上传时间： 2013-06-11
上传用户：qq277541717
激光测距技术被广泛应用于现代工业测量、航空与大地的测量、国防及通信等诸多领域。本文从已获得广泛应用的脉冲激光测距技术入手，重点分析了近年提出的自触发脉冲激光测距技术(STPLR)特别是其中的双自触发脉冲激光测距技术(BSTPLR)，通过分析发现其核心部件之一就是用于测量激光脉冲飞行时间(周期)的高精度高速计数器，而目前一般的方式是采用昂贵的进口高速计数器或专用集成电路(ASIC)来完成，这使得激光测距仪在研发、系统的改造升级和自主知识产权保护等诸多方面受到制约，同时在其整体性能上特别是在集成化、小型化和高可靠性方面带来阻碍。为此，本文研究了采用现场可编程门阵列(FPGA)来实现脉冲激光测距中的高精度高速计数及其他相关功能，基本解决了以上存在的问题。 论文通过对双自触发脉冲激光测距的主要技术要求和技术指标进行分析，对其中的信号处理单元采用了FPGA+单片机的设计形式。由FPGA主控芯片(EPF10K20TC144-4)作为周期测量模块，在整个测距系统中是信号处理的核心部件，借助其用户可编程特性及很高的内部时钟频率，设计了专用于BSTPLR的高速高精度计数芯片，负责对测距信号产生电路中的时刻鉴别电路输出信号进行计数。数据处理模块则主要由单片机(AT89C51)来实现。系统可以通过键盘预置门控信号的宽度以均衡测量的精度和速度，测量结果采用7位LED数码管显示。本设计在近距离(大尺寸)范围内实验测试时基本满足设计要求。
上传时间： 2013-06-02
上传用户：
